

MicroPatent® PatSearch Fulltext: Record 1 of 1

Search scope: US Granted US Applications EP-A EP-B WO JP (bibliographic data

only) DE-C,B DE-A DE-T DE-U GB-A FR-A

Years: 2001-2005

Patent/Publication No.: ((JP2002366429))

Order This Patent Family Lookup Find Similar Legal Status

Go to first matching text

JP2002366429 A
SEMICONDUCTOR MEMORY
DEVICE
HITACHI LTD

Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor memory device including a large capacity of non-volatile memory by matching the access time of a large capacity of non-volatile memory with the access time of a random access memory. SOLUTION: This semiconductor memory device is constituted of a non-volatile memory FLASH

[loading drawing]

having a first reading time, a random access memory DRAM having a second reading time which is not less than 100 times as short as the first reading time, a circuit connected to the FLASH and the DRAM including a control circuit for controlling access to them, and a plurality of input and output terminals connected to the circuit. Therefore, it is possible to realize the matching of the access time by transferring the data of the FLASH to the DRAM, and performing an access to the DRAM. Also, it is possible to realize the matching and preservation of the data by rewriting the data from the DRAM to the FLASH as necessary.

Inventor(s):

MIURA SEISHI AYUKAWA KAZUSHIGE

Application No. 2001174978 JP2001174978 JP, **Filed** 20010611, **A1 Published** 20021220

Int'l Class: G06F01206

G06F00306 G06F01200 G06F01216 G11C011401 G11C011406 G11C011407 G11C01602 G11C01604

BEST AVAILABLE COPY

Patents Citing This One No US, EP, or WO patent/search reports have cited this patent.



For further information, please contact: Technical Support | Billing | Sales | General Information

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-366429 (P2002-366429A)

(43)公開日 平成14年12月20日(2002.12.20)

(51) Int.Cl.7		識別記号		FΙ			ý	73(参考)
G06F	12/06	5 2 2		CO	6 F 12/06		522A	5B018
	3/06	301			3/06		301R	5 B 0 2 5
	12/00	597			12/00		597U	5 B O 6 O
	12/16	3 1 0			12/16		310M	5B065
		3 4 0					340Q	5 M O 2 4
			審查請求	未請求	請求項の数20	OL	(全 40 頁)	最終頁に続く
				1				

		i				
(21)出顯番号	特願2001-174978(P2001-174978)	(71)出題人	000005108			
			株式会社日立製作所			
(22) 出顧日	平成13年6月11日(2001.6.11)		東京都千代田区神田裴河台四丁目 6番地			
		(72)発明者	三浦智士			
·			東京都国分寺市東恋ケ氊一丁目280番地			
			株式会社日立製作所中央研究所内			
		(72)発明者	鮎川 一重			
			東京都国分寺市東恋ケ窪一丁目280番地			
			株式会社日立製作所中央研究所内			
		(74)代理人	100075096			
			弁理士 作田 謀夫			
		1				

最終頁に続く


(54) 【発明の名称】 半導体記憶装置

(57)【要約】

【課題】大容量の不揮発性メモリのアクセス時間とランダム・アクセス・メモリのアクセス時間との整合を図り、大容量不揮発のメモリを含む半導体記憶装置を提供する。

【解決手段】第1の読み出し時間を持つ不揮発性メモリ FLASHと、前記第1の読み出し時間よりも100倍 以上読み出し時間の短い第2の読み出し時間を持つラン ダム・アクセス・メモリDRAMと、FLASH及びDRAMに結合され、それらに対するアクセスを制御する ための制御回路を含む回路と、前記回路に結合された複数の入出力端子とを含むよう半導体記憶装置を構成する。

【効果】FLASHのデータをDRAMに転送してDRAMにアクセスを行うことで、アクセス時間の整合を図れる。DRAMからFLASHへは適時書き戻し行いデータの整合及び保存を図る。



【特許請求の範囲】

【請求項1】第1の読み出し時間を持つ不揮発性メモリ と、

前記第1の読み出し時間よりも少なくとも100倍以上 読み出し時間の短い第2の読み出し時間を持つランダム ・アクセス・メモリと、

前記不揮発性メモリ及び前記ランダム・アクセス・メモリに結合され、前記ランダム・アクセス・メモリ及び前記不揮発性メモリに対するアクセスを制御するための制御回路を含む回路と、

前記回路に結合された複数の入出力端子とを含む半導体 記憶装置。

【請求項2】請求項1において、前記入出力端子を介した前記不揮発性メモリに対するアクセスは、前記ランダム・アクセス・メモリを経由して行う半導体記憶装置。

【請求項3】請求項1において、前記半導体記憶装置に対して動作電源が投入された初期において、前記不揮発性メモリの一部の記憶データは、前記ランダム・アクセス・メモリの第1領域に転送されて当該第1領域に記憶される半導体記憶装置。

【請求項4】請求項3において、前記入出力端子を介した前記不揮発性メモリに対するアクセスは、前記ランダム・アクセス・メモリの前記第1領域に対して行う半導体記憶装置。

【請求項5】請求項4において、前記制御回路は、前記 ランダム・アクセス・メモリの前記第1領域に対するア クセスによってデータの書き換えの生じたアドレスを記 憶する回路を有し、

所定のタイミングで、前記第1領域の書き換え生じたアドレスのデータを前記不揮発性メモリに書き戻すことが 可能とされる半導体記憶装置。

【請求項6】請求項1において、前記ランダム・アクセス・メモリは、前記不揮発性メモリの一部の記憶データが転送複写され前記不揮発性メモリのアクセスのバッファ領域となる第1領域と、前記半導体記憶装置の外部からのアクセスに対するワーク領域となる第2領域とを有する半導体記憶装置。

【請求項7】請求項1において、前記ランダム・アクセス・メモリはクロック同期型DRAMでり、前記入出力端子を介した前記半導体記憶装置の外部から前記不揮発性メモリ及び前記ランダム・アクセス・メモリへのアクセスは前記クロック同期型DRAMのインタフェースで行われる半導体記憶装置。

【請求項8】請求項1において、前記不揮発性メモリは NAND型フラッシュメモリであり、前記ランダム・ア クセス・メモリはクロック同期型DRAMである半導体 記憶装置。

【請求項9】請求項1において、前記半導体記憶装置は、第1半導体チップ、第2半導体チップ、及び第3半 導体チップが含まれるマルチップメモリモジュールであ り、第1半導体チップは前記不揮発性メモリを含み、前 記第2半導体チップは前記回路を含み、前記第3半導体 チップは前記ランダム・アクセス・メモリを含む半導体 記憶装置。

【請求項10】請求項1において、前記回路はスタティック・ランダム・アクセス・メモリを含み、

前記入出力端子を介した前記不揮発性メモリ及び前記ランダム・アクセス・メモリへのアクセスは前記スタティック・ランダム・アクセス・メモリのインタフェースで行われる半導体記憶装置。

【請求項11】請求項1において、前記ランダム・アクセス・メモリはダイナミック・ランダム・アクセス・メモリであり、

前記入出力端子を介した前記ダイナミック・ランダム・アクセス・メモリにたいするアクセスにおいて、前記ダイナミック・ランダム・アクセス・メモリに対するリフレッシュは隠蔽される半導体記憶装置。

【請求項12】請求項10において、前記半導体記憶装置は、第1半導体チップ、第2半導体チップ、第3半導体チップ、及び第4チップが基板上に搭載されて封止されたマルチップメモリモジュールであり、

第1半導体チップは前記不揮発性メモリを含み、前記第 2半導体チップは前記回路を含み、前記第3半導体チップは前記ランダム・アクセス・メモリの一部を含み、前記第4チップは前記ランダム・アクセス・メモリの他の一部を含む半導体記憶装置。

【請求項13】フラッシュメモリと、

DRAMŁ,

前記フラッシュメモリ及び前記DRAMに結合され、前記DRAM及び前記不揮発性メモリに対するアクセスを制御するための制御回路と、

前記回路に結合された複数の入出力端子とを含み、

前記入出力端子を介した前記フラッシュメモリに対する アクセスは、前記DRAMを経由して行う半導体記憶装 置。

【請求項14】請求項13において、前記半導体記憶装置に対して外部から動作電源が投入された初期において、前記フラッシュメモリの一部の記憶データは、前記DRAMの第1領域に転送されて当該第1領域に記憶される半導体記憶装置。

【請求項15】請求項14において、前記制御回路は、前記第1領域に対して外部からのアクセスによってデータの書き換えの生じたアドレスを記憶する回路を有し、所定のタイミングで、前記第1領域の書き換え生じたアドレスのデータを前記不揮発性メモリに書き戻すことが可能とされる半導体記憶装置。

【請求項16】第1領域と第2領域とを含む不揮発性メ モリと、

第3領域と第4領域とを含むランダム・アクセス・メモリと、

前記不揮発性メモリ及び前記ランダム・アクセス・メモリに結合されてたメモリコントローラとを備え、

前記第1領域と前記第3領域には同じデータが保持される半導体記憶装置

【請求項17】請求項16において、前記メモリコントローラは、前記不揮発性メモリから読み出したデータのエラー検出と訂正を行うためのエラー訂正回路を有し、前記不揮発性メモリの前記第1領域から前記ランダム・アクセス・メモリの前記第3領域へデータを転送する際は、前期エラー訂正回路によって訂正されたデータを前記第3領域へ転送する半導体記憶装置。

【請求項18】請求項16において、前記メモリコントローラは、前記第3領域のデータの更新された更新アドレスを記憶し、電源遮断時に、前記更新アドレスに対応する更新データを、第3領域から第1メモリへ転送し、当該転送の終了後に前記ランダム・アクセス・メモリの電源を遮断する半導体記憶装置。

【請求項19】請求項16において、

前記メモリコントローラは、アクセス優先判定回路を有し、前記ランダム・アクセス・メモリに対するリフレッシュ要求を第1優先とし、外部から前記ランダム・アクセス・メモリへのアクセス要求を第2優先とし、前記不揮発性メモリと前記ランダム・アクセス・メモリ間のデータ転送に関わるアクセス要求を第3優先とする半導体記憶装置。

【請求項20】請求項16において、

前記メモリコントローラは第1半導体チップに形成され、前記ランダム・アクセス・メモリは第2半導体チップに形成され、前記不揮発性メモリは第3半導体チップに形成され、

前記半導体記憶装置は、前記第1、第2および第3半導体チップが内部に含まれる封止体をさらに有し、

前記封止体は、前記第1半導体チップおよび前記第2半 導体チップと電気的接続をするための複数の第1電極 と、前記第1半導体チップおよび前記第3半導体チップ と電気的接続をするための複数の第2電極と、前記第1 半導体チップと封止体の外部に対して電気的接続をする ための複数の第3電極と、前記第3半導体チップと封止 体の外部に対して電気的接続をする ための複数の第4電 極とを有する半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、複数の異種メモリを含む複合型メモリ半導体装置に関し、その組み合わせや、その制御方法、更にはマルチチップモジュールとしての実装構造などに関する。

[0002]

【従来の技術】この明細書で参照される文献のリストは以下の通りであり、文献の参照は文献番号をもってすることとする。【文献1】: LRS1337 Stacked Chip 32M Fla

sh Memory and 4M SRAM Data Sheet ([平成12年4月21日検索]、インターネット < URL: http://www.sharpsma.com/index.html >)、[文献2]:特開平5-299616号公報(対応欧州特許公開公報566,306号、1993年10月20日)、[文献3]:特開平7-146820号公報、[文献4]:特開2001-5723号公報。

【0003】(文献1)には、フラッシュメモリ(32M bit 容量)とSRAM(4M bit容量)とがスタックチップでFBGA型パッケージに一体封止された複合型半導体メモリが記載される。フラッシュメモリとSRAMとはFBGA型パッケージの入出力電極に対してアドレス入力端子とデータ入出力端子が共通化されている。但し各々の制御端子はそれぞれ独立とされている。

【0004】[文献2]の図17には、フラッシュメモリチップとDRAMチップとがリードフレーム型パッケージに一体封止された複合型半導体メモリが記載される。また、図1にはフラッシュメモリとDRAMとはパッケージの入出力電極に対してアドレス入力端子、データ入出力端子、及び制御端子が共通化されて入出力されるものが記載されている。

【0005】 [文献3]の図1には、主記憶装置として扱われるフラッシュメモリとキャッシュメモリとコントローラとCPUから構成されるシステムが記載される。

【0006】 [文献4] の図2には、フラッシュメモリとDRAMと転送制御回路からなる半導体メモリが記載される。

[0007]

[8000]

【発明が解決しようとする課題】本願発明者等は、本願に先立って携帯電話及びそれに使用されるフラッシュメモリとSRAMが1パッケージに実装されたメモリモジュールについて検討を行った。

【0009】携帯電話が取り扱うアプリケーション、データ、ワークエリアは携帯電話に付加される機能(音楽やゲーム等配信等)が増えるにつれて大きくなり、より大きな記憶容量のフラッシュメモリやSRAMが必要と予想される。さらに最近の携帯電話は高機能化が目覚しく、大容量メモリのニーズが高まっている。

【0010】現在、携帯電話に用いられているフラッシュメモリはNOR方式と呼ばれるのメモリアレイ方式を用いたNOR型フラッシュメモリである。NOR方式は、メモリセルアレイの寄生抵抗を小さく抑えたアレイ方式で、並列接続したセル2個につき1個の割合でメタルビット線コンタクトを設けることで低抵抗化を図っている。このため読み出し時間は約80msと大容量中速SRAMの読み出し時間とほぼ同等にすることができる。しかし、その反面、セル2個につき1個のコンタクトを設ける必要があるためがコンタクト部のがチップ面積に占める割合が高く、1ビットのメモリセル当たりの面積が大きく、大容量化に対応は仕切れないという課題がある。

【0011】また、代表的な大容量フラッシュメモリには、メモリアレイがAND方式を用いているAND型フラッシュメモリとNAND方式を用いているNAND型フラッシュメモリがある。これらのフラッシュメモリは、16~128個のセルに対し1個のビット線コンタクトを設けるため、高密度のメモリアレイを実現できる。したがって、1ビットあたりのメモリセル当たりの面積をNOR型FLASHより小さくでき、大容量化に対応できる。しかし、その反面、最初のデータを出力するまでの読み出し時間が、約25μsから50μsと遅く、SRAMとの整合性を取ることが困難であるいことが判明した。

【0012】フラッシュメモリは電源がオフになっても データを保持することができるが、SRAMは、携帯電 話の電源がオフになっている場合でもデータを保持する ための電源が接続されている。長期にわたってデータを 保持するためにはSRAMのデータ保持電流が小さい事が望 ましい。しかしながら、大容量SRAMには、記憶容量の増 大分だけデータ保持電流が増加してしまう課題と、その 他に、ゲートリーク電流の増大によってデータ保持電流 が増加するという課題がある。これは大容量SRAMを実現 するために微細加工を導入してMOSトランジスタの酸化 絶縁膜を薄膜化するとゲートから基盤ヘトンネル電流が 流れてしまいデータ保持電流が増えてしまうという理由 による。このように、SRAMの大容量化ではデータ保持電 流を低減することは、しだいに困難になってくることが 判明したそこで本願発明の目的の一つは、記憶容量が大 きくかつ高速読み出し、書き込みが可能なROMと、記 憶容量が大きくかつデータ保持電流の少ないRAMの実 現である。

[0013]

[0015]

【課題を解決するための手段】本発明の代表的な手段の一例を示せば以下の通りである。即ち、第1の読み出し時間を持つ不揮発性メモリと、前記第1の読み出し時間よりも100倍以上読み出し時間の短い第2の読み出し時間を持つランダム・アクセス・メモリRAMと、前記不揮発性メモリ及び前記ランダム・アクセス・メモリ及び前記不揮発性メモリに対するアクセスを制御するための制御回路を含む回路と、前記回路に結合された複数の入出力端子とを含むよう半導体記憶装置を構成する。

【0014】この際に、制御回路は、不揮発性メモリからDRAMへ前もってDRAMにフラッシュメモリのデータの少なくとも一部をあらかじめ転送する制御を行うとよい。不揮発性メモリへの書きこみは、いったんRAMへ書きこんだ後、半導体装置外からのアクセス要求の合間に、RAMのデータを不揮発性メモリへ書きこむと良い。さらに、制御回路は半導体装置外からRAMがDRAMである場合のリフレッシュを隠蔽するための制御もおこなわせるようにできる。

【発明の実施の形態】以下、本発明の実施例を図面を用いて詳細に説明する。実施例の各ブロックを構成する回路素子は、特に制限されないが、公知のCMOS(相補型MOSトランジスタ)等の集積回路技術によって、単結晶シリコンのような1個の半導体基板上に形成される。

<実施例1>図1は本発明を適用した半導体集積回路装置の一例であるメモリモジュールの第一の実施例を示したものである。本メモリモジュールは3つのチップによって構成されている。以下に夫々のチップについて説明する。

【0016】まず、CHIP1(FLASH) は不揮発性メモリで ある。不揮発性メモリにはROM(リードオンリーメモ リ)、EEPROM(エレクトリカリイレーサブルアンドプログ ラマブルROM)、フラッシュメモリ等を用いることが出来 る。本実施例で用いられるCHIP1の不揮発性メモリの典 型例は後述するように広義のNAND型フラッシュメモ リであり典型的には約256Mb程度の大きな記憶容量 を持ち読み出し時間(読み出し要求からデータが出力さ れるまでの時間)として約25µsから50µsと比較的遅 い。これに対して、CHIP3として典型的に用いられるS DRAMは、256Mb程度の大きな記憶容量を持ち読 み出し時間は約35 ns程度である。即ち、CHIP3の読 み出し時間は、CHIP1のそれと比べると少なくとも10 0倍以上短い。このことはNOR型フラッシュメモリの 読み出し時間が約80nsでDRAMと同じオーダーの読み 出し時間を持つことと対照的である。本願発明は、読み 出し時間の大きな差を持つメモリの効率的なアクセスに 対する解を提供する。なお、DRAMは内部構成やインター フェイスの違いからEDO、SDRAM、DDR-SDRAM等様々な種 類がある。本メモリモジュールにはいずれのDRAMでも用 いることが出来るが、本実施例ではクロック同期型DR AMの典型例であるSDRAMを例に説明する。CHIP2(CTL_L OGIC)にはCHIP1及びCHIP3の制御を行う制御回路が搭載 されている。

【 O O 1 7 】 このメモリモジュールにはアドレス(A0〜A 15)とクロック信号(CLK)とコマンド信号(CKE, /CS, /RA S, /CAS, /WE, DQMU/DQML)が入力される。電源はS-VC C, S-VSS, L-VCC, L-VSS, F-VCC, F-VSS, D1-VCC, D1-VSS を通して供給され、データの入出力にはDQ0〜DQ15が用いられる。いわゆるSDRAMインターフェースによって、このメモリモジュールは動作する。

【 O O 1 8】CHIP2はCHIP1、CHIP3の動作に必要となる信号を供給する。CHIP2はCHIP1に対してシリアルクロック(F-SC)、アドレスおよびFLASH用データ(1/00~I/07)、コマンド(F-CE, F-/OE, F-/WE, F-/RES, F-CDE, F-RDY/BUSY)を供給する。さらに、CHIP2はCHIP3に対してクロック(D1-CLK)、アドレス(D1-A0~D1-A14)、コマンド(D1-CKE, D1-/CS, D1-/RAS, D1-/CAS, D1-/WE, D1-DQMU/DQML)、DRAM用データ(D1-DQ0~D1-DQ15)を供給す

る。

【0019】ここで各コマンド信号について簡単に説明 する。 CHIP2に入力されるCLKはクロック信号、CKEはク ロックイネーブル信号、/CSはチップセレクト信号、/RA Sはロウアドレスストローブ信号、/CASはカラムアドレ スストローブ信号、/WEはライトイネーブル信号、DQMU/ DQMLは入出力マスク信号である。CHIP3に入力されるD1-CLKはクロック信号、D1-CKEはクロックイネーブル信 号、D1-/CSはチップセレクト信号、D1-/RASはロウアド レスストローブ信号、D1-/CASはカラムアドレスストロ ーブ信号、D1-/WEはライトイネーブル信号、D1-DQMU/DQ MLは入出力マスク信号である。CHIP1に入力されるF-/CE はチップイネーブル信号, F-/OEはアウトプットイネー ブル信号, F-/WEはライトイネーブル信号, F-SCはシリ アルクロック信号, F-/RESはリセット信号, F-CDEはコ マンドデータイネーブル信号, F-RDY/BUSYはレディ/ビ ジィ信号, 1/00~1/07は入出力信号でアドレスの入力 や、データの入出力に使用する。

【0020】CHIP2の制御回路(CTL_LOGIC)は、外部から入力されたアドレスの値によって、CHIP2の制御回路(CTL_LOGIC)に設けられたコマンドレジスタか、CHIP3のDRAMか、CHIP1のFLASHかを選択する。制御回路(CTL_LOGIC)に設けられたコントロールレジスタに値を設定しておくことによって、外部からのアクセスがコマンドレジスタへのアクセスか、DRAMへのアクセスか、FLASHへのアクセスかを区別することができる。いずれのアクセスもSDRAMインターフェイス方式によって行われる。

【0021】DRAMは、ワーク領域とFLASHデータコピー 領域とに分かれており、ワーク用はプログラム実行時の ワークメモリとして、FLASHデータコピー領域はFLASHか らのデータをコピーするためのメモリとして利用され る。

【 O O 2 2 】制御回路(CTL_LOGIC)内のコマンドレジスタにアクセスしロード命令やストア命令コードを書きこむことで、FLASHのデータをDRAMのFLASHデータコピー領域にコピー(ロード)したり、DRAMのFLASHデータコピー領域のデータをFLASHに書き戻したり(ストア)できる。

【0023】アドレス信号(A0〜A15)からコマンドレジスタにアクセスするためのアドレスと、コマンド信号(CKE,/CS,/RAS,/CAS,/WE,DQMU/DQML)からライト命令、入出力データ信号(D1-DQ0〜D1-DQ15)から、ロード命令コード、続いてFLASHを選択するアドレスの範囲でロード開始アドレス、ロード終了アドレスが入力されると、コマンドレジスタにはロード命令コードとロード開始アドレスとロード終了アドレスが書きこまれる。その後、FLASHのロード開始アドレスからロード終了アドレスの間のデータが読み出され、DRAMのFLASHデータコピー領域へ転送される。これによって、FLASHのデータはDRAMへ保持されることになる。

【0024】コマンドレジスタにストア命令コードとFL ASHを選択するアドレスで、ストア開始アドレスとストア終了アドレスが書きこまれると、FLASHのストア開始アドレスからストア終了アドレスの間アドレスへ、DRAMのFLASHデータコピー領域のデータが書きこまれる。

【0025】FLASHの、どのアドレス範囲がDRAMのFLASH データコピー領域の、どのアドレス範囲に対応するか は、制御回路(CTL_LOGIC)に設けられたコントロールレ ジスタに値を設定しておくことによって決めることがで きる。

【0026】FLASHは、書き換えを繰り返すことによって、信頼性が低下し、書き込み時に書いたデータが、読み出し時には異なるデータとなったり、書き換え時にデータが書き込まれなかったりすることが稀にある。

【 O O 2 7 】制御回路 (CTL_LOGIC)はFLASHからデータを 読み出す時、CHIP2(CTL_LOGIC)は、読み出しデータのエ ラーを検出、訂正し、DRAMへ転送する。

【0028】FLASHへのデータの書き込み時には、CHIP2 (CTL_LOGIC)は正しく書き込まれたかをチェックし、正しく書き込まれなかった場合は、現在のアドレスとは異なるアドレスに書きこみを行う。いわゆる、代替え処理を行う。不良アドレスと、不良アドレスに対して、どのアドレスに代替え処理を行ったというアドレス管理も行う。

【 O O 2 9】DRAMのFLASHデータコピー領域へアクセスする場合は、アドレス信号(AO〜A15)から、FLASHを選択するアドレスと、コマンド信号(CKE,/CS,/RAS,/CAS,/WE,DQMU/DQML)から、読み出し命令を入力すると、CHIP2の制御回路は、DRAMへアクセスし、FLASHのアドレスに対応したDRAMのFLASHデータコピー領域内アドレスからデータを読み出す。これによって、DRAMに保持されているFLASH領域のデータの読み出し時間は、DRAMと同等となる。

【0030】DRAMのワーク領域へアクセスする場合は、 DRAMのワーク領域のアクセスに必要なアドレス信号やコ マンド信号類を入力する。制御回路(CTL_LOGIC)はDRAM のワーク領域へのアドレスを生成し、DRAMへのアクセス を行う。リードアクセスの場合にはDRAMからの読み出し データはDRAM用データI/O(D1-DQ0~D1-DQ15)を通り、デ ータ入出力線(I/00~I/015)へ出力される。ライトアク セスの場合は書込みデータはメモリモジュールのデータ 入出力線(I/00~I/015)から入力され、その後DRAM用デ ータI/O(D1-DQO~D1-DQ15)を通してDRAMへ入力される。 【0031】以上説明した様に、本発明によるメモリモ ジュールでは、SDRAMインターフェイス方式を踏襲しFLA SHの一部のデータ、あるいは全データをコピーできる領 域をDRAM内に確保し、あらかじめFLASHからDRAMへデー タを転送しておくことで、DRAMと同程度の速度でFLASH のデータを読み出すことができる。FLASHへデータを書 く際は、いったんデータをDRAMに書き込み、必要に応じ

てFLASHへ書き戻すことができるため、データの書き込み速度もDRAMと同等となる。メモリモジュールの内部で、FALSHからの読み出し時は、エラー検出と訂正を行い、書きこみ時は、書きこみが正しく行われなかった不良アドレスに対して代替処理を行うため、処理が高速にでき、かつ信頼性を保つことができる。さらに、大容量のDRAMを用いるため、FLASHのデータをコピーできる領域のほかに、大容量のワーク領域も確保でき、携帯電話の高機能化に対応できる。

【 O O 3 2 】図2はCHIP2(CTL_LOGIC)の構成図である。 CHIP2(CTL_LOGIC)は、外部からSDRAMインターフェース で動作し、CHIP3(DRAM1)とCHIP1 (FLASH)を制御する制 御回路である。以下で各回路ブロックの動作を説明する。

【OO33】初期化回路INTは、DRAMへの電源供給開始 時にメモリマネージメントユニットMMJ内のコントロー ルレジスタの初期化とDRAMの初期化を行う。メモリマネ ージメントユニットMMUは内蔵するコントロールレジス 夕に設定された値に従って外部より入力されたアドレス を変換し、コマンドレジスタREGやDRAMのワーク領域お よびFLASHデータコピー領域、FLASHを選択し、アクセス を行う。コントロールレジスタの値は、電源供給時に初 期化回路INTにより初期設定され、その後、コマンドレ ジスタREGに、メモリマネージメントMMU変更命令が入力 した時に変更される。データ更新アドレス管理回路CPB は、DRAMのFLASHデータコピー領域にデータが書き込ま れた時のアドレス情報を保持する。コマンドレジスタRE Gには、ロード命令、ストア命令、メモリマネージメン トユニットMMU変更命令などの命令コードや、ロード開 始アドレス、ロード終了アドレス、ストア開始アドレ ス、ストア終了アドレスなどのアドレスが書き込まれ保 持される。

【0034】データバッファR/WBUFFERはDRAMの読み出 しデータ、書き込みデータあるいは、FALSHの読み出し データ、書き込みデータを一時的に保持する。クロック バッファCLKBUFはクロック信号を、DRAMとフラッシュ制 御回路FCONへ供給する。コマンドジェネレータCOM_GEN はDRAMへのアクセスに必要なコマンドを生成する。アク セスコントローラA_CONTはCHIP2の全体制御とDRAMへア クセスを行うためのアドレスを生成する。パワーモジュ ール(PM)はDRAMへの電源供給及び電源の制御を行う。フ ラッシュ制御信号生成回路FGENはFLASHのデータの読み 出し、書き込みの制御を行う。エラー訂正回路ECCはFLA SHから読み出したデータにエラーがあるかどうかをチェ ックし、エラーがあれば訂正を行う。代替処理回路REP は、FLASHへの書き込みが正しく行われたかをチェック し、正しく行われなかった場合は、FLASHにあらかじめ 用意されている代替用の新たなアドレスに対して書き込 みを行う。

【0035】次に本メモリモジュールの動作を説明す

る。初期化回路INTは、DRAMへの電源供給開始時にメモリマネージメントユニットMNU内のコントロールレジスタの初期化とDRAMの初期化を行う。コマンドレジスタREGが選択されロード命令がコマンドレジスタREGに書き込まれると、FLASHからDRAMへデータ転送を開始する。最初に、フラッシュ制御信号発生回路FGENはFLASHに対して読み出し動作を行う。FLASHから読み出されたデータに誤りが無ければ、直接、データをデータバッファR/WBUFFERに転送し、誤りがあれば、エラー訂正回路ECCで訂正し、データバッファR/WBUFFERに転送する。その次に、コマンド発生回路COM_GENからライト命令とアクセスコントローラA_CONTからアドレス信号、データバッファR/WBUFFERよりFLASHから読み出したデータがDRAMに対して入力され、DRAMのFLASHデータコピー領域へ書き込みが行われる。

【0036】データ更新管理回路CPBは、DRAMのFLASHデータコピー領域にデータが書き込まれた時、書き込みアドレスの情報を保持する。マンドレジスタREGが選択されストア命令がコマンドレジスタに書き込まれると、DR AMのFLASHデータコピー領域内データからFLASHへデータ転送を開始する。

【0037】最初に、コマンド発生回路COM_GENからり ード命令とアクセスコントローラA_CONTからアドレス信 号をDRAMに送りデータを読み出す。DRAMから読み出され たデータはデータバッファR/W BUFFERを通ってフラッ シュコントローラFOONに転送され、フラッシュ制御信号 発生回路FGENはFLASHに対して書き込みを行う。アドレ ス代替処理回路REPは、書き込みが成功したかどうかを チェックし、成功すれば処理を終了する。書き込みが失 敗した時には、FLASHにあらかじめ用意されている代替 用の新たなアドレスに対して書き込みを行う。代替え処 理を行った際は、不良アドレスと、不良アドレスに対し て、どのアドレスに代替え処理を行ったかというアドレ ス情報を保持し管理する。データ更新管理回路CPBは保 持しているDRAMのアドレス情報の中で、FLASHへの書き 込みが終了したアドレス情報をクリアする。このよう に、データ更新管理回路CPBは常に、最新のデータが更 新されたアドレスを管理することができる。

【0038】DRAMのワーク領域およびFLASHデータコピー領域が選択され、リード命令の場合、コマンド発生回路COM_GENからリード命令信号とアクセスコントローラA_CONTからアドレス信号がDRAMへ送られ、データが読み出される。

【0039】DRAMのワーク領域およびFLASHデータコピー領域が選択され、ライト命令の場合、コマンド発生回路COM_GENからライト命令信号とアドレス発生回路A_CON Tからアドレス信号、データバッファR/W BUFFERからデータをDRAMへ送り、データが書き込まれる。

【0040】信号PSよりDRAMの電源遮断命令入力すると、データ更新管理回路CPBが保持しているアドレスに

対応するDRAMのデータをFLASHへ転送する。

【0041】最初に、コマンド発生回路COM_GENからリード命令とアクセスコントローラA_CONTからアドレス信号をDRAMに送りデータを読み出す。DRAMから読み出されたデータはデータバッファR/W BUFFERを通ってフラッシュコントローラFCONに転送され、フラッシュ制御信号発生回路FGENによってFLASHで書き込まれる。

【0042】データ更新管理回路CPBは保持しているDRA Mのアドレス情報の内FLASHへの書き込みが終了したアドレス情報をクリアしていき、保持したアドレスに対応したデータがすべてFLASHへ書き込まれるとデータ更新管理回路CPBのアドレス情報はすべてクリアされる。すべてのデータがDRAMからFALSHへ転送された後、DRAMの電源を遮断する。電源を遮断することによって、電力を削減できる。

【0043】一旦、DRAMの電源供給を停止した後に再度 DRAMを動作させるためにはPS信号より電源投入命令を入力する。電源投入命令によってDRAMへの電源供給を再開し、初期化回路INTが初期化手順をアクセスコントローラ(A_CONT)に指示し初期化が実行される。

【0044】図3、4はメモリマネージメントユニットMUによって変換されるメモリマップの一例を示したものである。これらのメモリマップはいずれもMU内部のコントロールレジスタに設定された値にしたがって選択することが出来る。本実施例では特に限定されないが、不揮発メモリの記憶領域が256+8Mb、DRAMの記憶領域が256Mb、コマンドレジスタが8kbあるメモリモジュールを例に代表的なメモリマップを説明する。

【0045】図3ではアドレス信号AO〜A15を通じて入力したロウアドレス(AO〜A15)とカラムアドレス(AO〜A9)を元に、メモリマネージメントユニットMUがコマンドレジスタREG(8kb)、DRAMのWork領域(128Mbit)、DRAMのFLASHコピー領域(128Mbit)、FLASH(256Mbit+8Mb)にアドレスを変換したメモリマップを示す。特に制限はないがメモリマップのアドレス空間の下部から、コマンドレジスタREG、DRAM、FLASHがマッピングされている。【0046】CHIP2(CTL_LOGIC)内部に存在するコマンドレジスターREGには、外部より、ロード命令、ストア命令、MMUレジスタ変更命令、電源遮断命令などの命令コードやロード命令やストア命令時の開始アドレスや終了アドレスが書きこまれる。

【0047】DRAMは、Work領域(128Mbit)、FLASHコピー領域(128Mbit)に分かれている。Work領域はプログラム実行時のワークメモリとして利用され、FLASHコピー領域は、FLASH領域のデータの一部をコピーし、保持しておくために利用される。FLASH領域のデータの一部をFLASHコピー領域へコピーするために、メモリマネジメントユニットMMUは内部レジスタに設定された値によって、FLASHの、どのアドレスのデータがFLASHコピー領域内の、どのアドレスに対応しているかを決める。図3

では、FLASH領域内のA1領域(64Mbit)とC1領域(64Mbi t) のデータは、それぞれDRAMのFLASHコピー領域内のA1 領域 (64Mbit) と1領域 (64Mbit) にコピーできるアド レス対応である1例を示してある。 メモリマネジメント ユニットMMUの内部コントロールレジスタの値を変更す ることによって、FLASH領域内のB1領域(64Mbit)とD1 領域 (56Mbit) のデータを、それぞれDRAMのFLASHコピ 一領域へコピーできるアドレス対応に変更することもで きる。MMU内部レジスタの値は、外部からMMUレジスタ変 更命令コードとレジスタ値をコマンドレジスタに書きこ むことによって変更することができる。FLASH(256M+8M bit)は、特に限定はしないが、メインデータ領域MD-Are a (A1, A2, B1, B2, C1, C2, D1, D2: 255.75Mbit) と代替 領域Rep-Area (E1、E2:8.25Mbit)とに分かれている。 メインデータ領域MD-Areaは、さらにデータ領域(A1,B 1,C1,D1)と冗長領域 (A2, B2, C2, D2) に分かれてい る。データ領域はプログラムやデータを格納し、冗長領 域には、エラーを検出し修正するために必要なECCパリ ティデータなどを格納する。FLASHのデータ領域内のデ ータがDRAMのFLASHコピー領域へ転送され、あるいは、D RAMのFLASHコピー領域のデータがFLASHのデータ領域に 転送される。FLASHは、書き換えを繰り返すことによっ て、信頼性が低下し、書き込み時に書いたデータが、読 み出し時には異なるデータとなったり、書き換え時にデ ータが書き込まれなかったりすることが稀にある。代替 領域はこのように不良となった領域 (Fail Area B、Fai 1 Area C) のデータを、新たな領域へ置き換えるために 設けられている。代替領域の大きさは、特に限定しない が、FLASHが保証する信頼性が確保できるように決める と良い。

【0048】FLASHからDRAMへのデータ転送を説明する。FALSHのA1領域のデータをDRAMのFLASHコピー領域A1領域に転送するため、コマンドレジスタにロード命令とFALSH領域内A1領域の転送開始アドレスSADと転送終了アドレスEADを書き込む。そうすると、制御回路(CTL_LOGIC)はFLASHのA1領域内の転送開始アドレスFSADと転送終了アドレスFEADによって示されたアドレス範囲のデータを読み出し、メモリマネージメントユニットMMUによって対応づけられたDRAMのFLASHコピー領域A1領域内のアドレスDSADとDEADのアドレス範囲に転送する。FLASHからデータを読み出す際、FLASHのデータ領域A1にあるデータと冗長領域A2にあるECCパリティデータを読み出し、エラー訂正回路ECCによって、エラーga有れば修正される。修正されたデータだけをDRAMへ転送する。

【0049】DRAMからFLASHへのデータ転送を説明する。FALSHのA1領域へDRAMのFLASHコピー領域A1のデータを転送するため、コマンドレジスタにストア命令とFALSHのA1領域の転送開始アドレスSADと転送終了アドレスEADを書き込む。そうすると、制御回路(CTL_LOGIC)は、メモリマネージメントユニットMMUによって対応づけら

れたDRAMのFLASHコピー領域A1領域内のアドレスDSADとD EADのアドレス範囲のデータを読み出し、FLASHのA1領域内の転送開始アドレスFSADと転送終了アドレスFEADのアドレス範囲データを書きこむ。FLASHへデータを書きこむ際、エラー訂正回路ECCはECCパリティデータを生成する。フラッシュ制御回路FGENによって、DRAMより読み出されたデータはFLASHのデータ領域A1へ、生成されたECCパリティデータは冗長領域A2へ書きこまれる。アドレス代替処理回路REPは、書き込みが成功したかどうかをチェックし、成功すれば処理を終了する。書き込みが失敗した時には、FLASHの代替領域内のアドレスを選択し、DRAMより読み出されたデータは代替領域内の代替データE1へ、生成されたECCパリティデータは代替冗長領域E2へ書きこまれる。

【0050】次にDRAMのFLASHコピー領域A1のデータの 読み出しについて説明する。外部より、FLASHのA1領域 内アドレスFADOとリード命令を入力すると、MMUはアド レスFADOに対応したDRAMのFLASHコピー領域A1のアドレ スDADOにアドレス変換する。これによって、DRAMが選択 されDRAMにコピーされたFLASHのデータを読み出すこと ができる。つまり、FLASHのデータをDRAMと同じ速度で 読み出すことができる。

【0051】次にDRAMのワーク領域のデータの読み出しについて説明する。外部より、ワーク領域内アドレスWAD0とリード命令を入力すると、MMUはアドレスWAD0をアドレス発生回路A_COUNTへ出力する。これによって、DRAMのワーク領域内アドレスWAD0のデータを読み出すことができる。

【0052】次にDRAMのFLASHコピー領域A1へのデータの書きこみについて説明する。外部より、FLASHのA領域内アドレスFADOとライト命令、書きこみデータを入力すると、MMUはアドレスFADOに対応したDRAMのFLASHコピー領域内のアドレスDADOにアドレス変換する。これによって、DRAMが選択されFLASHコピー領域A1へデータが書き込まれる。FLASHのデータ領域A1に対応したDRAMのFLASHコピー領域A1の書きこむことで、FLASHのデータをSRAMと同じ速度で書きこむことができる。

【0053】次にDRAMのワーク領域のデータの読み出し について説明する。外部より、ワーク領域内アドレスWA DOとリード命令を入力すると、MMUはアドレスWADOをア クセスコントローラA_COUNTへ出力する。これによっ て、DRAMのワーク領域内アドレスWADOのデータを読み出 すことができる。

【0054】次にDRAMのワーク領域のデータの書き込みについて説明する。外部より、ワーク領域内アドレスWAD0とライト命令、入力データを入力すると、アクセスコントローラA_COUNTはアドレスWAD0をDRAMへ出力する。これによって、DRAMのワーク領域内アドレスWAD0のデータを書き込むことができる。

【0055】図4では、図3と比較して、DRAMのFLASh

コピー領域を192Mbitとより大きな領域として確保する場合の、メモリマップを示す。アドレス信号A0~A15を通じて入力したロウアドレス(A0~A15)とカラムアドレス(A0~A9)を元に、メモリマネージメントユニットMMUがREGISTER領域、DRAM内Work領域(64Mbit)、DRAM内FLASHコピー領域(192Mbit)、FLASH領域(256Mbit)にアドレスを変換する。

【0056】メモリマップは、MMU内部のコントロールレジスタの値を変更することで、システムにあわせて利用者側で自由に選択できる。MMU内部コントロールレジスタの値は、外部からMMUレジスタ変更命令コードと変更したいレジスタ値をコマンドレジスタに書きこむことによって変更することができる。

【0057】図5は、電源投入時に制御回路(CTL_LOGIC)が行う初期化動作を示している。T1の期間に電源が投入されると、T2のリセット期間で制御回路(CTL_LOGIC)の初期化を行う。メモリマネージメントユニットMMI内部のコントロールレジスタの値はT2の期間で初期設定される。T3の期間では、初期化回路INTがDRAMの初期化動作とFLASHの初期化動作を同時に行う。初期化動作が終了すると、メモリモジュールはアイドル状態となり、外部からのアクセスを受け付けることが可能となる。

【0058】図6は、FLASHからDRAMへのデータ転送のフ ローチャートを示す。メモリモジュールがアイドル状態 で外部からの命令を待っている(STEP1)時、ロード命 令およびFLASHを選択するアドレスが入力 (STEP2) する と、FLASHから入力アドレスに対応したデータとECCパリ ティデータ読み出す(STEP3)。読み出したデータにエ ラーがあるかをチェック(STEP4)しエラーがあれば、 エラーを訂正し (STEP5)、バッファに書きこむ (STEP 6)。エラーがなければ直接バッファR/W_BUFFERに書き こむ (STEP6)。バッファR/W_BUFFERに書きこまれたデ ータをDRAMへ書きこむ際、DRAMに対してリフレッシュ要 求が発生しているかをチェックし (STEP7)、リフレッ シュ要求があれば、リフレッシュ動作を行い (STEP 8)、その後、データをDRAMに書きこむ (STEP9)。リフ レッシュ要求がなければ、すぐにデータをDRAMに書きこ む (STEP9)。

【0059】図7は、DRAMからFLASHからへのデータ転送のフローチャートを示す。メモリモジュールがアイドル状態で外部からの命令を待っている(STEP1)時、ストア命令とFLASHを選択するアドレスが入力(STEP2)すると、DRAMからデータの読み出しを開始する。その際、DRAMに対してリフレッシュ要求が発生しているかをチェックし(STEP3)、リフレッシュ要求があれば、リフレッシュ動作を行い(STEP4)、その後、DRAMからデータを読み出す(STEP5)。リフレッシュ要求がなければ、すぐにDRAMからデータを読み出す(STEP5)。読み出されたデータは、バッファR/W_BUFFERに転送され(STEP6)、FLASHへの書き

込み (STEP7) の際は、DRAMから読み出されたデータと エラー訂正回路ECCが生成したECCパリティデータをFLAS Hへ書きこむ。FLASHへの書き込みが成功したかをチェッ クし (STEP8)、成功すれば処理を終える (STEP10)。 書き込みが失敗した場合は、代替用の他のアドレスを選 択し (STEP9)、再度、FLASHへ書き込み (STEP7)、書 き込み成功チェック (STEP11)を行い、成功すれば処理 を終える (STEP10)。

【0060】図8(A)は、メモリモジュール内のDRAMからデータを読み出す時の外部からの命令フローを示す。図8(B)はメモリモジュール内DRAMへデータを書きこむ時の外部からの命令フローを示す。外部からSDRAMインターフェースで命令がメモリモジュールへ入力される。図8(A)を説明する。メモリモジュールがアイドル状態で外部からの命令を待っている(STEP1)。外部からACT IVE命令とロウアドレスが入力(STEP2)し、その後、RE AD命令とカラムアドレスが入力する(STEP3)と、ロウアドレスとカラムアドレスによって選択されたDRAMのメモリセルに保持されているデータが読み出され、入出力データ信号(DQ0-DQ15)を通ってメモリモジュールの外に出力される。PRICHARGE命令が入力する(STEP4)とメモリモジュールはアイドル状態となる。

【 O O 6 1 】図8 (B) を説明する。メモリモジュールがアイドル状態で外部からの命令を待っている(STEP 1)。外部からACTIVE命令とロウアドレスが入力(STEP 2)し、その後、WRITE命令とカラムアドレスが入力する(STEP3)と、ロウアドレスとカラムアドレスによって選択されたDRAMのメモリセルに入出力データ信号(DQO -DQ15)から入力されたデータが書きこまれる。PRICHA RGE命令が入力する(STEP4)とメモリモジュールはアイドル状態となる。

【0062】図9は、データ更新管理回路CPBが行うアドレス保持とアドレスクリアのフローを示している。外部からのライト命令により、DRAMのFLASHデータコピー領域にデータが書きこまれる(STEP1)と書きこみアドレスに対応するフラグ信号をデータ更新管理回路CPB内のフラグレジスターに書きこむ(STEP2)。ストア命令とアドレスが外部より入力されると、DRAMのFLASHデータコピー領域からFLASHへのデータ転送が開始される(STEP3)。転送が完了したことをチェックし(STEP4)、完了していれば、フラグレジスター内の転送完了のアドレスのフラグをクリアする。

【0063】図10は、DRAMの電源遮断命令がメモリモジュールに入力した時の、メモリモジュールの動作フローを示す。電源遮断命令が、コマンドレジスタに入力すると、DRAM内FLASHコピー領域に書き込まれたデータの内、FLASHへ書き戻していないデータをすべてFLASHへ転送する。電源遮断命令が入力すると(STEP1)、DRAM内FLASHコピー領域に書き込まれたデータの内、まだFLASHへ書き戻していないデータのアドレスを検索するため

に、先ず、検索アドレスを検索開始アドレスに設定する(STEP2)。検索アドレスに対するデータ更新管理回路CPB内のフラグレジスター書きこまれたフラグが見つかれば(STEP3)、検索アドレスに対するDRAMのデータをFLASHに転送する。転送が完了すればこのフラグをクリアする(STEP5)。現在の検索アドレスが検索最終アドレスかどうかを判断し(STEP6)、検索最終アドレスではない場合は、現在の検索アドレスに1を加えたアドレスを次の検索アドレスとし(STEP7)、その後、STEP3、STEP4、STEP5、STEP6を繰り返す。現在の検索アドレスが検索最終アドレスである場合、処理を完了し、DRAMの電源を遮断する(STEP8)。

【0064】図11は、コマンドレジスタへロード命令 が入力した際の、FLASHからDRAMへのデータ転送時のモ ジュールで行うSDRAMの動作を示す。メモリモジュール の外部よりSDRAMインターフェースで、アクテイブ命令A とロウアドレスRが入力し、その後、ライト命令Wとカラ ムアドレスCと入出力信号IOO~IO15からロード命令コー ドLdを入力する。続いて、入出力信号100~1015から、F LASH領域内のデータでDRAMへコピーしたいデータの開始 アドレスSaと終了アドレスEaを入力する。ロウアドレス RとカラムアドレスCによってコマンドレジスタが選択さ れ、ロード命令コードLdと開始アドレスSaと終了アドレ スEaがコマンドレジスタに書き込まれる。制御回路は開 始アドレスSaと終了アドレスEa の範囲に対応したデー タをFLASHから読み出しバッファに保持し、その後、SDR AM1へ書き込み動作をはじめる。DRAM1へ書きこむための アドレスは、メモリマネージメントユニットMMUによっ てデータの開始アドレスSaはFLASHコピー領域のDRAMの ロウアドレスROとカラムアドレスCOに変換され、同様に 終了アドレスEaはロウアドレスROとカラムアドレスCFに 変換される。

【0065】DRAM1へ書き込みは、D1-COMからアクテイブ命令AとD1-A0~D1-A15からロウアドレスR0を入力し、その後、D1-COMからライト命令WとD1-A0~D1-A15からカラムアドレスCOと入出力信号D1-IOO~D1-IO15からデータを入力し書きこむ。書き込み動作はカラムアドレスとデータはカラムアドレスの最終アドレスCFまで続き、プリチャージ命令Pによって書き込みを終了する。DRAMへのデータの書き込みが開始してから終了するまでの間は、WAIT信号をHighに出力し、DRAMへデータを転送中であることを伝える。

【0066】図12は、コマンドレジスタへストア命令が入力した際の、SDRAMからFLASHへのデータ転送時のメモリモジュールで行うSDRAMの動作を示す。メモリモジュールの外部よりSDRAMインターフェースで、アクテイブ命令AとロウアドレスRが入力し、その後、ライト命令WとカラムアドレスCと入出力信号100~1015からストア命令コードStを入力する。続いて、入出力信号100~1015から、FLASH領域内のデータでDRAMからFLASHへコピーバ

ックしたいデータの開始アドレスSaと終了アドレスEaを 入力する。ロウアドレスRとカラムアドレスCによってコ マンドレジスタが選択され、ストア命令コードStと開始 アドレスSaと終了アドレスEaがコマンドレジスタに書き 込まれる。

【0067】制御回路は開始アドレスSaと終了アドレス Ea の範囲に対応したデータをSDRAMから読み出し、FLAS Hへ書きこむす。

【0068】SDRAM1から読み出すためのアドレスは、メモリマネージメントユニットMMUによってデータの開始アドレスSaをFLASHコピー領域のSDRAMのロウアドレスR0とカラムアドレスCOに変換され、同様に終了アドレスEaをロウアドレスR0とカラムアドレスCFに変換される。

【0069】SDRAM1からの読み出しは、D1-COMからアクテイブ命令AとD1-A0~D1-A15からロウアドレスR0を入力し、その後、D1-COMからリード命令RとD1-A0~D1-A15からカラムアドレスCOを入力し読み出す。読み出し動作はカラムアドレスの最終アドレスCFまで続き、プリチャージ命令Pによって読み出しを終了する。SDRAMからデータの読み出しを開始してから終了するまでの間は、WAIT信号をHighに出力し、SDRAMからデータを転送中であることを伝える。

【0070】図13 (a)は、SDRAMのワーク領域にアクセスした場合のSDRAMの動作を示し、図13 (b) はSDRAMのFLASHコピー領域にアクセスした場合のSDRAMの動作を示している。

【0071】図13 (a) の読み出し動作を説明する。メ モリモジュールの外部よりSDRAMインターフェースで、 アクテイブ命令AとロウアドレスROを入力し、その後、 リード命令RとカラムアドレスCOを入力する。制御回路 はSDRAMIへアクテイブ命令AとロウアドレスROを入力 し、その後、リード命令RとカラムアドレスCOを入力す ると、入出力信号D1-I00~D1-I015からデータが出力さ れ、入出力信号100~1015を通って外部へ出力される。 【0072】図13 (a) の書き込み動作を説明する。メ モリモジュールの外部よりSDRAMインターフェースで、 アクテイブ命令AとロウアドレスROを入力し、その後、 ライト命令WとカラムアドレスCOと、入出力信号100~10 15からデータInを入力する。制御回路はSDRAM1へアクテ イブ命令AとロウアドレスROを入力し、その後、ライト 命令WとカラムアドレスCOと、入出力信号D1-IOO~D1-IO 15からデータInが入力されデータがSDRAMへ書き込まれ

【0073】図13(b)の読み出し動作を説明する。メモリモジュールの外部よりSDRAMインターフェースで、アクテイブ命令AとロウアドレスRD、その後、リード命令RとカラムアドレスCDを入力する。メモリマネージメントユニットMMUによってFLASH領域のロウアドレスRDはFLASHコピー領域のロウアドレスCDはFLASHコピー領域のカラムアドレ

スCTに変換される。SDRAM1へはアクテイブ命令AとロウアドレスRTがその後、リード命令RとカラムアドレスCTが入力され、入出力信号D1-IOO~D1-IO15からデータが出力され、入出力信号IOO~IO15を通って外部へ出力される。

【0074】図13(b)の書き込み動作を説明する。メモリモジュールの外部よりSDRAMインターフェースで、アクテイブ命令AとロウアドレスRF、その後、ライト命令WとカラムアドレスCFと、入出力信号100~1015からデータInを入力する。メモリマネージメントユニットMMIによってFLASH領域のロウアドレスRFはFLASHコピー領域のロウアドレスRUに、同様にFLASH領域のカラムアドレスCFはFLASHコピー領域のカラムアドレスCFはFLASHコピー領域のカラムアドレスCUに変換される。SDRAM1へはアクテイブ命令AとロウアドレスRUがその後、ライト命令WとカラムアドレスCTが入力され、入出力信号D1-100~D1-1015からデータが入力され、SDRAMへ書きこまれる。

【0075】図14は、外部からコマンドレジスタヘスト ア命令が書きこまれたことにより、DRAMからデータの読 み出しが生じている時、外部より読み出し命令が入力し た場合のSDRAMの動作を示す。ストア命令によりWAIT信 号がHighになり、FLASHへ転送するためのデータOsがDRA Mから読み出されている時、外部より、アクテイブ命令A とロウアドレスROが入力されると、制御回路はプリチャ ージ命令PsをDRAM1へ発行し、DRAMからのFLASHへ転送す るためのデータOsの読み出しを一次中断する。その後、 DRAM1へアクテイブ命令AとロウアドレスROを発行する。 次に、外部よりリード命令RとカラムアドレスCOが入力 されると、DRAM1へはリード命令Rとカラム命令COが発行 され、データ0が読み出され、100~1015から出力され る。外部からプリチャージ命令PとバンクアドレスBOが 入力すると、DRAM1へプリチャージ命令Pとバンクアドレ スBOが発行され、データの読み出しが終了する。その 後、制御回路は、DRAMからのFLASHへ転送するためのデ ータOsの読み出しを再開するため、アクティブ命令ASと ロウアドレスR4、リード命令RsとカラムコマンドC4、リ ード命令RSとカラムコマンドC8をDRAM1へ発行する。 【0076】図15は本実施例におけるCHIP1 (FLASH)の構 成例である。コントロール信号バッファC-BUF、コマン ドコントローラCTL、マルチプレクサMUX、データインプ ットバッファDI-BUF、インプットデータコントローラD C、セクタアドレスバッファSA-BUF、XデコーダX-DEC、 メモリアレイMA (FLASH)、YアドレスカウンタY-CT、Y デコーダY-DEC、Yゲート&センスアンプ回路YGATE/SENS E-AMP、データレジスタDATA-REG、データアウトプット バッファDO-BUFより構成されている。CHIP1の動作は従 来から一般的に使用されているAND型FLASHメモリと同様 である。なお、AND型FLASHメモリは大容量フラッシュメ モリの意味で広義のNAND型フラッシュメモリに分類 されることもあり、本願ではNAND型フラッシュメモ

リといった場合にはAND型FLASHメモリも含まれるものとする。このCHIP1(FLASH)によって本実施例であるメモリモジュールが構成出来る。

【0077】図16は、CHIP1を構成できるAND型FLASHメ モリからのデータ読み出し動作を示している。チップイ ネーブル信号F-/CEがLOW, コマンドデータイネーブル信 号F-CDEがLOWになり、ライトイネーブル信号F-/WEが立 ち上がった時、入出力信号1/00~1/07より読み出し命令 の命令コードRcodeを入力する。二番目と三番目のライ トイネーブル信号F-/WEの立ち上がりで入出力信号1/00 ~1/07よりセクタアドレスを入力する。入力したセクタ アドレスに対応する16kbitのデータはメモリアレイMAか らデータレジスタDATA-REGに転送される。データがメモ リアレイMAからデータレジスタDATA-REGに転送されてい る間は、FLASHはビジーとなり、F-RDY/BUSYはレディ/ビ ジィ信号をLowにする。データ転送が終了したら、シリ アルクロック信号F-SCの立ち上がりに同期し、データレ ジスタDATA-REG内のデータが8ビットづつ順に読み出さ れ、入出力信号I/00~I/07より出力される。

【0078】図17は本メモリモジュールのCHIP1(FLASH)を別のNAND型フラッシュメモリで構成した場合の例である。CHIP1に入力されるF-/CEはチップイネーブル信号、F-CLEはコマンドラッチイネーブル信号、F-/WEはライトイネーブル信号、F-/REはリードイネーブル信号、F-/WPはライトプロテクト信号、F-R/Bはレディ/ビジィ信号,I/00~I/07は入出力信号でアドレスの入力や、データの入出力に使用する。このようにNAND型フラッシュメモリによっても、本メモリモジュールは構成できる。

【0079】図18は、本メモリモジュールに用いられる NAND型メモリのブロック図を示す。動作ロジックコントローラL-CONT、制御回路CTL、入出力コントロール回路I /O-CONT、ステータスレジスタSTREG、アドレスレジスタ ADREG、コマンドレジスタ COMREG、レディ・ビジー回路R-B、高電圧発生回路VL-GEN、ローアドレスバッファROWBUF、ローアドレスデコーダーROW-DEC、カラムバッファ COL-BUF、カラムデーコーダCOL-DEC、データレジスタD ATA-REG、センスアンプSENSE-AMP、メモリアレイMAから構成されている。CHIP1の動作は従来から一般的に使用されているNAND型FLASHメモリと同様である。このCHIP1(FLASH)によって本実施例であるメモリモジュールが構成出来る。

【0080】図19は、CHIP1を構成するNAND型FLASHメモリからのデータ読み出し動作を示している。チップイネーブル信号F-/CEがLOW,コマンドラッチイネーブル信号F-CLEがHighになり、ライトイネーブル信号F-/WEが立ち上がった時、入出力信号I/OO~I/O7より読み出し命令の命令コードRcodeを入力する。その後アドレスラッチイネーブルF-ALEがHighとなり2番目と3番目と4番目のライトイネーブル信号F-/WEの立ち上がりで入出力信号I

/00~1/07よりページアドレスを入力する。入力したページ4kbit(4224bit)アドレスに対応する4kbit(4224bit)のデータはメモリアレイMAからデータレジスタDATA-REGに転送される。データがメモリアレイMAからデータレジスタDATA-REGに転送されている間は、FLASHはビジーとなり、F-R/Bはレディ/ビジィ信号をLowにする。データ転送が終了したら、リードイネーブル信号F-/REの立下りに同期し、データレジスタDATA-REG内のデータが8ビットづつ順に読み出され、入出力信号1/00~1/07より出力される。

【0081】図20は本実施例におけるDRAMの構成例を示したものである。XアドレスバッファX-ADB、リフレッシュカウンタREF、COUNTER、XデコーダX-DEC、メモリアレイMA、YアドレスバッファY-ADB、YアドレスカウンタY-AD COUNTER、YデコーダY-DEC、センスアンプ回路&Yゲート(カラムスイッチ)SENS AMP.8 I/O BUS、入力データバッファ回路INPUT BUFFER、出力データバッファ回路OUTPUT BUFFER、制御回路&タイミング発生回路CONTROL LOGIC & TGで構成されている。DRAMは従来より用いられている汎用SDRAMである。即ち4個の独立動作可能なメモリバンクを含み、それらに対するアドレス入力端子及びデータ入出力端子は共通化されバンク毎に時分割で利用される。このDRAMによって本実施例であるメモリモジュールが構成出来る。

【0082】以上説明した様に、本発明によるメモリモジュールでは、SDRAMインターフェイス方式を踏襲し、FLASHの一部のデータ、あるいは全データをコピーできる領域をDRAM内に確保し、あらかじめFLASHからDRAMへデータを転送しておくことで、DRAMと同程度の速度でFLASHのデータを読み出すことができる。FLASHへデータを書く際は、いったんデータをDRAMに書き込み、必要に応じてFLASHへ書き戻すことができるため、データの書き込み速度もDRAMと同等にできる。

【0083】メモリモジュールの内部で、FALSHからの 読み出し時は、エラー検出と訂正を行い、書きこみ時 は、書きこみが正しく行われなかった不良アドレスに対 して代替処理を行うため、処理が高速にでき、かつ信頼 性を保つことができる。

【0084】大容量のDRAMを用いるため、FLASHのデータをコピーできる領域のほかに、大容量のワーク領域も確保でき、携帯電話の高機能化に対応できる。

【0085】DRAMに確保するワーク領域とFLASHデータコピー領域の大きさや、管理単位を外部よりプログラムでき、システムにあわせて利用者側で自由に選択できる。

【0086】<実施例2>図21は本発明のメモリモジュールにおける別の実施例を示す。本メモリモジュールは3つのチップによって構成されている。以下に夫々のチップについて説明する。まず、CHIP1(FLASH)は不揮発性メモリである。不揮発性メモリにはROM(リードオンリ

ーメモリ)、EEPROM(エレクトリカリイレーサブルアンド プログラマブルROM)、フラッシュメモリ等を用いること が出来る。本実施例ではフラッシュメモリを例に説明す る。CHIP2(SRAM+CTL_LOGIC)にはスタティックランダム アクセスメモリ(SRAM)と制御回路(CTL_LOGIC)が集積さ れている。制御回路はCHIP2に集積されたSRAMとCHIP3の 制御を行う。CHIP3(DRAM1)はダイナミックランダムアク セスメモリ(DRAM)である。DRAMは内部構成やインターフ ェイスの違いからEDO、SDRAM、DDR等様々な種類があ る。本メモリモジュールにはいずれのDRAMでも用いるこ とが出来るが、本実施例ではSDRAMを例に説明する。 【0087】このメモリモジュールには外部からアドレ ス(AO~A24)とコマンド信号(S-/CE1, S-CE2, S-/OE, S-/WE, S-/LB, S-/UB, LS-EN, F-EN)が入力される。電源 はS-VCC, S-VSS, LF-VCC, LF-VSS, LD-VCC, LD-VSSを通 して供給され、データの入出力にはS-I/00~S-I/015が 用いられる。いわゆるSRAMインターフェース方式によっ て、このメモリモジュールは動作する。

【 O O 8 8】CHIP2はCHIP1、CHIP3の動作に必要となる信号を供給する。CHIP2はCHIP1に対してシリアルクロック(F-SC)、アドレスおよびFLASH用データ(I/OO〜I/O 7)、コマンド(F-CE, F-/OE, F-/WE, F-/RES, F-CDE, F-RDY/BUSY)、電源(F-VCC, F-VSS)を供給する。さらに、CHIP2はCHIP3に対してクロック(D1-CLK)、アドレス(D1-A O〜D1-A14)、コマンド(D1-CKE, D1-/CS, D1-/RAS, D1-/CAS, D1-/WE, D1-DQMU/DQML)、DRAM用データ(D1-DQO〜D 1-DQ15)、電源(D1-VCC, D1-VSS, D1-VCCQ, D1-VSSQ)を供給する。

【0089】ここで各コマンド信号について簡単に説明する。 CHIP2に入力されるS-/CE1、S-CE2はチップイネーブル信号、 S-/OEはアウトプットイネーブル信号、 S-/WEはライトイネーブル信号、 S-/LBはロアーバイト選択信号、 S-/UBはアッパーバイト選択信号である。

【0090】CHIP1に入力されるF-/CEはチップイネーブル信号、F-/OEはアウトプットイネーブル信号、F-/WEはライトイネーブル信号、F-SCはシリアルクロック信号、F-/RESはリセット信号、F-CDEはコマンドデータイネーブル信号、F-RDY/BUSYはレディ/ビジィ信号、I/00~I/07は入出力信号でアドレスの入力や、データの入出力に使用する。

【0091】CHIP2の制御回路 (CTL_LOGIC) は、アドレスの値によって、制御回路内 (CTL_LOGIC) 内に設けられたコマンドレジスタREG、CHIP2内のSRAM、CHIP3のDRAM、CHIP1のFLASHのいずれかを選択する。

【0092】制御回路(CTL_LOGIC)に設けられたコントロールレジスタにあらかじめ値を設定しておくことによって、それぞれの領域を区別することができる。いずれへのアクセスもいわゆるSRAMインターフェイス方式によって行われる。

【0093】DRAMは、ワーク領域とFLASHデータコピー

領域とに分かれており、ワーク用はプログラム実行時の ワークメモリとして、FLASHデータコピー領域はFLASHからのデータをコピーするためのメモリとして利用される。

【0094】SRAMへアクセスする場合は、SRAMを選択するアドレス信号やコマンド信号類を制御回路(CTL_LOGI C)に入力するとCHIP2内部のSRAMへのアクセスを行う。リードアクセスの場合にはSRAMからデータを読み出し、メモリモジュールのデータ入出力線(1/00~1/015)へ出力される。ライトアクセスの場合は書込みデータはメモリモジュールのデータ入出力線(1/00~1/015)から入力され、SRAMに書きこまれる。

【0095】制御回路(CTL_LOGIC)内のコマンドレジスタREGにアクセスしロード命令やストア命令コードを書きこむことで、FLASHのデータをDRAM内のFLASHデータコピー領域にコピー(ロード)したり、DRAM内のFLASHデータコピー領域のデータをFLASHへ書き戻し(ストア)たりできる。

【0096】アドレス信号(A0~A24)からコマンドレジスタREGにアクセスするためのアドレスと、コマンド信号(S-/CE1,S-CE2,S-/OE, S-/WE,S-LB,S-/UB)からライト命令、入出力データ信号(I/O0~I/O15)から、ロード命令コード、続いてFLASH領域内のアドレスでロード開始アドレス、ロード終了アドレスが入力されると、コマンドレジスタにはロード命令コードとロード開始アドレスとロード終了アドレスが書きこまれる。そうすると、FLASHのロード開始アドレスの間のデータが読み出され、DRAM内のFLASHデータコピー領域へ転送される。これによって、FLASHのデータはDRAMへ保持されることになる。

【0097】コマンドレジスタにストア命令コードとFL ASHを選択するアドレスで、ストア開始アドレスとストア終了アドレスが書きこまれると、FLASHのストア開始アドレスからストア終了アドレスの間アドレスへDRAM内のFLASHデータコピー領域のデータが書き戻される。

【0098】FLASHの、どのアドレス範囲がDRAMのFLASH データコピー領域の、どのアドレス範囲に対応するか は、制御回路(CTL_LOGIC)に設けられたコントロールレ ジスタに値を設定しておくことによって決めることがで きる。

【0099】FLASHは、書き換えを繰り返すことによって、信頼性が低下し、書き込み時に書いたデータが、読み出し時には異なるデータとなったり、書き換え時にデータが書き込まれなかったりすることが稀にある。

【0100】FLASHからデータを読み出す時、CHIP2(CTL_LOGIC)は、読み出しデータのエラーを検出、訂正し、DRAMへ転送する。FLASHへのデータの書き込み時は、CHIP2(CTL_LOGIC)は正しく書き込まれたかをチェックし、正しく書き込まれなかった場合は、現在のアドレスとは異なるアドレスに書きこみを行う。いわゆる、代替え処理

を行う。不良アドレスと、不良アドレスに対して、どの アドレスに代替え処理を行ったというアドレス管理も行 う。

【 O 1 O 1 】 DRAMのFLASHデータコピー領域へアクセスする場合は、アドレス信号(A0〜A24)から、FLASH領域のアドレスと、コマンド信号(S-/CE1, S-CE2, S-/OE, S-/WE, S-/LB, S-/UB)を入力する。コマンド信号がリード命令の場合、CHIP2の制御回路は、DRAMへアクセスし、FLASH領域内のアドレスに対応したDRAMのFLASHデータコピー領域内アドレスからデータを読み出す。ライト命令の場合は書込みデータはメモリモジュールのデータ入出力線(1/00〜1/015)から入力され、その後DRAM用データI/0(D1-DQ0〜D1-DQ15)を通してDRAMへ入力される。これによって、FLASHのデータの読み出しおよび書きこみ時間はSRAMと同等となる。

【O102】DRAMのワーク領域へアクセスする場合は、 DRAM内ワーク領域へのアクセスに必要なアドレス信号や コマンド信号を入力する。制御回路(CTL_LOGIC)はDRAM 内ワーク領域へのアドレスを生成し、DRAMへのアクセス を行う。リードアクセスの場合にはDRAMからの読み出し データはDRAM用データI/O(D1-DQ0~D1-DQ15)を通り、デ ータ入出力線(I/00~I/015)へ出力される。ライトアク セスの場合は書込みデータはメモリモジュールのデータ 入出力線(I/00~I/015)から入力され、その後DRAM用デ ータI/O(D1-DQ0~D1-DQ15)を通してDRAMへ入力される。 【0103】CHIP3 (DRAM) への電源はLD-VCC、LD-VSS から供給され、制御回路(CTL_LOGIC)を通してD1-VCC, D1 -VSS, D1-VCCQ, D1-VSSQへ接続され、FLASHへの電源は、L F-VCC、LF-VSSから供給され、制御回路(CTL_LOGIC)を通 してF-VCC、F-VSSへ接続される。DRAMおよびFLASHへの電 源供給はコマンド信号PSによって制御され、必要に応じ て切断することが出来る。

【O104】DRAMの電源遮断時には、制御回路(CTL_LOGIC)はDRAMからFLASHへ書き戻しが必要なデータのみを自動的に書き戻し、データの書き戻しが終了してからDRAMの電源を遮断する。

【 O 1 O 5 】切断したDRAMの電源を再投入する場合にはDRAMの初期化を行う必要がある。DRAMおよびFLASHの初期化に必要な信号生成やタイミング制御は制御回路(CTL_LOGIC)が行う。

【0106】また、DRAMのリフレッシュを行う場合には 制御回路(CTL_LOGIC)が定期的にバンクアクティブコマ ンドを投入して行うことが出来る。一般にDRAMのリフレ ッシュ特性は高温時に悪化するが、制御回路(CTL_LOGI C)に温度計を設けて高温時にバンクアクティブコマンド の投入間隔を狭めることによってDRAMをより広い温度範 囲で使用することが出来る。

【0107】以上説明した実施例によれば、SRAMインターフェイス方式を踏襲しながら安価な汎用SDRAMとFLASHを用いた大容量かつアクセス速度がSRAMと同等なメモリ

モジュールが実現出来る。

【0108】本発明によるメモリモジュールでは、FLAS Hの一部のデータ、あるいは全データをコピーできる領域をDRAM内に確保し、あらかじめFLASHからDRAMへデータを転送しておくことで、SRAMと同等な速度でFLASHのデータを読み出すことができる。FLASHへデータを書く際は、いったんデータをDRAMに書き込み、必要に応じてFLASHへ書き戻すことができるため、データの書き込み速度もSRAMと同等にできる。

【 0 1 0 9 】大容量SDRAMを用いることで、SDRAMにFLAS Hのデータをコピーできる領域のほかに大容量のワーク領域を確保できる。

【0110】FALSHからの読み出し時は、エラー検出と 訂正を行い、書きこみ時は、書きこみが正しく行われな かった不良アドレスに対して代替処理を行うため、処理 が高速にでき、信頼性を保つことができる。

【 O 1 1 1 】大容量SDRAMを用いるため、SDRAMにFLASH のデータをコピーできる領域のほかに大容量のワーク領 域を確保できる。

【0112】モジュール内部で実行されるリフレッシュの間隔を温度によって変えることによってDRAMの使用温度範囲を広げることが可能となり、使用温度範囲の広い大容量メモリモジュールが実現できる。

【0113】本発明の別の目的はデータ保持電流の少ないメモリモジュールを実現することである。この目的のために、特に低温時にはモジュール内部で実行されるリフレッシュ間隔を伸ばす事によって、データ保持電流を削減することが出来る。

【0114】さらにデータ保持電流を削減するためにはDRAMへ供給する電源を切断し、SRAMに記憶されたデータだけを保持すればよい。これによって、最小限のデータ保持電流で必要なデータだけを保持することが可能である

【 O 1 1 5 】図22はCHIP2(SRAM+CTL_LOGIC)を示したものである。CHIP2(SRAM+CTL_LOGIC)はSRAMと制御回路(CT L_LOGIC)から構成されており、集積されるSRAMは従来より一般的に使用されている非同期SRAMである。制御回路(CTL_LOGIC)はCHIP2のSRAM以外の部分で、図18では破線に囲まれた領域として示されており、AS、MMU、ATD、DT D、R/W BUFFER、CPB、A_CONT、REG、INT TMP、RC、PM、CLK_GEN、COM_GENによって構成される。以下で各回路ブロックの動作を説明する。

【0116】初期化回路INTは、電源供給開始時にメモリマネージメントユニットMMU内のコントロールレジスタの初期化とDRAMの初期化を行う。

【 O 1 1 7 】メモリマネージメントユニットMUUは内蔵するコントロールレジスタに設定された値に従って外部より入力されたアドレスを変換し、REGISTER領域内のコマンドレジスタREGやDRAM内のワーク領域、DRAM内のFLA SHデータコピー領域、FLASH領域を選択し、アクセスを

行う。コントロールレジスタの値は、電源供給時に初期 化回路INTにより初期設定される。コントロールレジス タの値を変更したい場合は、コマンドレジスタREGに、 メモリマネージメントMMI変更命令を入力するSRAMが選 択された場合にはアクセススイッチ(AS)によってSRAMへ アドレス信号とコマンド信号が送られ、SRAMへのアクセ スが行われる。

【0118】アドレストランジションディテクタ回路(ATD)はアドレス信号とコマンド信号の変化を検出してパルスを出力する。また、コマンドトランジションディテクタ回路(CTD)はコマンド信号の変化を検出してパルスを出力する。これらの検出回路が信号の変化を検出することによってメモリへのアクセスが開始される。

【0119】データ更新アドレス管理回路CPBは、DRAM のFLASHデータコピー領域にデータが書き込まれた時のアドレス情報を保持する。

【0120】コマンドレジスタREGには、ロード命令、ストア命令、メモリマネージメントユニットMU変更命令、電源遮断命令などの命令コードや、ロード開始アドレス、ロード終了アドレス、ストア開始アドレス、ストア終了アドレスなどのアドレスが書き込まれ保持される。

【0121】データバッファR/WBUFFERはDRAMの読み出しデータ、書き込みデータあるいは、FALSHの読み出しデータ、書き込みデータを一時的に保持する。

【 O 1 2 2 】コマンドジェネレータCOM_GENはDRAMへの アクセスに必要なコマンドを生成する。アクセスコント ローラA_CONTはCHIP2の全体制御とDRAMへアクセスを行 うためのアドレスを生成する。

【0123】フラッシュ制御信号生成回路FGENはFLASH のデータの読み出し、書き込みの制御を行う。

【0124】エラー訂正回路ECCはFLASHから読み出したデータにエラーがあるかどうかをチェックし、エラーがあれば訂正を行う。代替処理回路REPは、FLASHへの書き込みが正しく行われたかをチェックし、正しく行われなかった場合は、FLASHにあらかじめ用意されている代替用の新たなアドレスに対して書き込みを行う。

【0125】温度計測モジュール(TMP)は温度を測定し、測定した温度に応じた信号をRCとA_CONTに出力する。RCはリフレッシュカウンタで、DRAMのリフレッシュ間隔にあわせてリフレッシュを行うアドレスを生成する。また、温度計測モジュール(TMP)の出力信号によって温度に応じたリフレッシュ間隔の変更を行う。

【 O 1 2 6 】パワーモジュール(PM)はCHIP2の制御回路(CTL_LOGIC)と DRAMへの電源供給及び電源の制御を行う。クロックジェネレータ(CLK_GEN)はクロックを生成し、DRAMと制御回路(CTL_LOGIC)へ供給する。コマンドジェネレータ(COM_GEN)はDRAMへのアクセスに必要なコマンドを生成する。アクセスコントローラ(A_CONT)はCHIP2 (SRAM+CTL_LOGIC)全体動作の制御と、DRAMへアクセ

スを行うためのアドレスを発生する。

【0127】フラッシュ制御信号生成回路FGENはFLASHのデータの読み出し、書き込みの制御を行う。

【0128】エラー訂正回路ECCはFLASHから読み出したデータにエラーがあるかどうかをチェックし、エラーがあれば訂正を行う。代替処理回路REPは、FLASHへの書き込みが正しく行われたかをチェックし、正しく行われなかった場合は、FLASHにあらかじめ用意されている代替用の新たなアドレスに対して書き込みを行う。

【0129】次に本メモリモジュールの動作を説明する。

【0130】CHIP2(SRAM+CTL_LOGIC)へメモリアクセスを行うには従来より一般に使用されている非同期SRAM方式でインターフェイスする。

【 O 1 3 1 】アドレス信号(AO〜A24)あるいはコマンド信号(S-/LB, S-/UB, S-/WE, S-/CE1,S-CE2, S-/OE)が変化するとATDがこれを検知して、コマンドレジスタREG、SRAM、DRAMあるいはFLASHへのアクセスが開始される。

【 0 1 3 2 】外部から入力されたアドレス信号(AO~A2 4)の値はまずメモリマネージメントユニットMMUによって変換される。変換されたアドレスによってアクセス先がコマンドレジスタREGかSRAMかDRAM、あるいはFLASHなのかを決定する。

【0133】アドレスの変換パタンはメモリマネージメントユニットMMU内部のコントロールレジスタの値によって決められる。

【0134】コマンドレジスタREGが選択されロード命令コードがコマンドレジスタREGに書き込まれると、FLA SHからDRAMへデータ転送を開始する。最初に、フラッシュコントローラFCON内部のフラッシュ制御信号発生回路 FGENはFLASHに対して読み出し動作を行う。FLASHから読み出されたデータに誤りが無ければ、直接、データをデータバッファR/W BUFFERに転送し、誤りがあれば、エラー訂正回路ECCで訂正し、データバッファR/W BUFFER に転送する。その次に、コマンド発生回路COM_GENからライト命令とアクセスコントローラA_CONTからアドレス信号、データバッファR/W BUFFERよりFLASHから読み出したデータがDRAMに対して入力され、DRAMのFLASHデータコピー領域へ書き込みが行われる。

【0135】データ更新管理回路CPBは、DRAMのFLASHデータコピー領域にデータが書き込まれた時、書き込みアドレスの情報を保持する。

【0136】コマンドレジスタREGが選択されストア命令がコマンドレジスタに書き込まれると、DRAMのFLASHデータコピー領域内データからFLASHへデータ転送を開始する。

【 0137】最初に、コマンド発生回路COM_GENからリード命令とアクセスコントローラA_CONTからアドレス信号をDRAMに送りデータを読み出す。DRAMから読み出されたデータはデータバッファR/W BUFFERを通ってフラッ

シュコントローラFCONに転送され、フラッシュ制御信号 発生回路FGENはFLASHに対して書き込みを行う。アドレス代替処理回路REPは、書き込みが成功したかどうかを チェックし、成功すれば処理を終了する。書き込みが失敗した時には、FLASHにあらかじめ用意されている代替 用の新たなアドレスに対して書き込みを行う。代替え処理を行った際は、不良アドレスと、不良アドレスに対して、どのアドレスに代替え処理を行ったかというアドレス情報を保持し管理する。データ更新管理回路CPBは保持しているDRAMのアドレス情報の中で、FLASHへの書き込みが終了したアドレス情報をクリアする。このように、データ更新管理回路CPBは常に、最新のデータが更新されたアドレスを管理することができる。

【0138】DRAMのワーク領域およびFLASHデータコピー領域が選択され、リード命令の場合、コマンド発生回路COM_GENからリード命令信号とアクセスコントローラA_CONTからアドレス信号がDRAMへ送られ、データが読み出される。

【0139】DRAMのワーク領域およびFLASHデータコピー領域が選択され、ライト命令の場合、コマンド発生回路COM_GENからライト命令信号とアドレス発生回路A_CON Tからアドレス信号、データバッファR/W BUFFERからデータをDRAMへ送り、データが書き込まれる。

【0140】コマンドレジスタREGが選択され、電源遮断命令がコマンドレジスタに書き込まれると、データ更新管理回路CPBが保持しているアドレスに対応するDRAMのデータをFLASHへ転送する。最初に、コマンド発生回路COM_GENからリード命令とアクセスコントローラA_CON Tからアドレス信号をDRAMに送りデータを読み出す。DRA Mから読み出されたデータはデータバッファR/W BUFFER を通ってフラッシュコントローラFCONに転送され、フラッシュ制御信号発生回路FGENによってFLASHで書き込まれる。

【0141】データ更新管理回路CPBは保持しているDRA Mのアドレス情報の内FLASHへの書き込みが終了したアドレス情報をクリアしていき、保持したアドレスに対応したデータがすべてFLASHへ書き込まれるとデータ更新管理回路CPBのアドレス情報はすべてクリアされる。

【0142】メモリモジュールを高温で使用する場合にはDRAMのリフレッシュ間隔を短くして頻繁にリフレッシュを行えばよい。そこで本メモリモジュールでは温度計測モジュール(TMP)が温度を測定してリフレッシュカウンタとアクセスコントローラに通知する。高温になればリフレッシュカウンタはリフレッシュ間隔を短く変更してリフレッシュ用アドレスを出力する。また、逆に低温時にはDRAMのリフレッシュ間隔を長く変更すればデータ保持電流を削減する事も出来る。この様な場合にも温度計測モジュール(TMP)が温度を測定してリフレッシュカウンタとアクセスコントローラに通知する。低温になればリフレッシュカウンタはリフレッシュ間隔を長く

変更してリフレッシュ用アドレスを出力する。

【0143】メモリモジュールが実装された機器は動作 状態に応じて消費電流を削減したい場合がある。そこ で、パワーモジュールによってメモリの動作状態を変え て消費電力を削減する方法について説明する。

【0144】まず、最も簡単なものはパワーモジュールがコマンド信号PSに従ってリフレッシュカウンタが行うリフレッシュを停止させるものである。これによって、DRAMに記憶されたデータは破壊されるが、リフレッシュに必要な電力を削減することが出来る。

【0145】さらに消費電力を削減したい場合にはメモリモジュール内部においてDRAMへ供給する電源を切断する。この場合にはパワーモジュールが機器が出力するコマンド信号PSにしたがってDRAMへ供給されるD1-VCCへの電力供給を停止する。

【0146】この上、一段と消費電力を削減したい場合はパワーモジュールがコマンド信号PSにしたがってCHIP 2(SRAM+CTL_LOGIC)のうちDRAMへのメモリアクセスに関与する部分への電源供給も停止すれば良い。この状態では例えばCHIP2(SRAM+CTL_LOGIC)のうちSRAMの他にはMMUとASだけに電源を接続して動作状態とし、SRAMへのアクセスだけを実行するモードとすることが可能である。

【0147】さらにコマンドPSによってSRAMのデータ保持だけを行う動作状態とすることも可能である。この場合にはSRAMへ接続される電源(S-VCC, S-VSS)以外を切断し、メモリへのアクセスは禁止される。この状態ではメモリモジュールはSRAMに記憶されたデータの保持を行う

【0148】一旦DRAMへの電源供給を停止して動作を停止した後にDRAMを再び動作させるためには電源供給の再開の他、DRAMの初期化を行う必要がある。初期化方法は一般的なものだが本メモリモジュールではイニシャル回路(INT)が初期化の手順をアクセスコントローラ(A_CONT)に指示して初期化が実行される。

【0149】なお、DRAMのリフレッシュを停止した場合にもDRAMを再び動作させるためにはDRAMの初期化が必要であるが、やはりイニシャル回路(INT)が初期化の手順をアクセスコントローラ(A_CONT)に指示して初期化が実行される。

【0150】図23,24,25,26はメモリマネージメントユニットMMUによって変換されるメモリマップの一例を示したものである。これらのメモリマップはいずれもMMU内部のコントロールレジスタに設定された値にしたがって選択することが出来る。本実施例では特に限定されないが、FLASHの記憶容量が256+8 Mb、データ保持をするSRAMが2Mb、DRAMが256Mb であるメモリモジュールを例に代表的なメモリマップを説明する。

【0151】図23ではアドレス信号AO〜A24を通じて入力したアドレスを元に、メモリマネージメントユニットMMUがコマンドレジスタREG(16kbit)、SRAMによるデー

夕保持領域(2Mbit)、DRAM内Work領域(128Mbit)、DRAM内FLASHコピー領域(128Mbit)、FLASH(256+8 Mbit)にアドレスを変換したメモリマップを示す。

【 O 1 5 2 】特に制限はないがメモリマップのアドレス 空間の下部から、コマンドレジスタREG、SRAM、DRAM、FL ASHがマッピングされている。

【0153】コマンドレジスターREGは外部より、ロード命令、ストア命令、MMUレジスタ変更命令などの命令コードやロード命令やストア命令時の開始アドレスや終了アドレスが書きこまれる。

【 O 1 5 4 】DRAMは、Work領域(128Mbit)、FLASHコピー領域(128Mbit)に分かれている。Work領域はプログラム実行時のワークメモリとして利用され、FLASHコピー領域は、FLASH領域のデータの一部をコピーし、保持しておくために利用される。

【0155】SRAMによる2Mbitのデータ保持領域は、アドレス空間の下部に集中して設定されている。この領域はDRAMと重複してメモリ空間にマッピングされているが、DRAMへのアクセスは行われず、SRAMへのみアクセスが行われる。

【0156】メモリモジュールの電源を制御してSRAMのデータだけを保持して使用するような場合にはSRAMの領域を集中して管理することが出来る。

【0157】アクセスされないDRAMの領域(SHADOW)はDR AMのメモリセルを救済する為に使用する事が出来る。本メモリモジュールには低温時にリフレッシュ間隔を延長して消費電力を下げる為の工夫がなされているが、その場合にはデータ保持が困難なメモリセル(Fail bit)も生じる。そこで、このSHADOWとなるDRAMを使用してFailbitの代替を行うことができる。図23では、DRAMにFail bit A, Fail bit Bが有り、これらのアドレスは前もって登録されており、アクセスがFail bitに行われる場合にはその代わりにそれぞれのSHADOWが代わりにアクセスされる。SHADOWによる代替によってFail bitが救済され低温時にリフレッシュ間隔を延長することによって消費電力の少ないメモリモジュールが実現できる。

【0158】FLASH領域のデータの一部をFLASHコピー領域へコピーするために、メモリマネジメントユニットMUは内部レジスタに設定された値によって、FLASH領域内の、どのアドレスのデータがFLASHコピー領域内の、どのアドレスに対応しているかを決める。図23では、FLASH領域内のA1領域(64Mbit)とC1領域(64Mbit)のデータは、それぞれDRAMのFLASHコピー領域内のA1領域(64Mbit)と1領域(64Mbit)にコピーできるアドレス対応である1例を示してある。メモリマネジメントユニットMUの内部コントロールレジスタの値を変更することによって、FLASH領域内のB1領域(64Mbit)とD1領域(56Mbit)のデータを、それぞれDRAMのFLASHコピー領域へコピーできるアドレス対応に変更することもできる。

【0159】FLASH(256M+8Mbit)は、特に限定はしない

が、メインデータ領域MD-Area (A1, A2,B1,B2, C1, C2, D1, D2: 255.75Mbit) と代替領域Rep-Area (E1、E2:8. 25Mbit) とに分かれている。メインデータ領域は、さら にデータ領域 (A1, B1, C1, D1) と冗長領域 (A2, B2, C 2, D2) に分かれている。データ領域はプログラムやデ ータを格納し、冗長領域には、エラーを検出し修正する ためのECCパリティデータなどを格納する。FLASHのデー 夕領域内のデータがDRAMのFLASHコピー領域へ転送さ れ、あるいは、DRAMのFLASHコピー領域のデータがFLASH のデータ領域に転送される。FLASHは、書き換えを繰り 返すことによって、信頼性が低下し、書き込み時に書い たデータが、読み出し時には異なるデータとなったり、 書き換え時にデータが書き込まれなかったりすることが 稀にある。代替領域はこのように不良となった領域 (Fa il Area C、Fail Area D) のデータを、新たな領域へ置 き換えるために設けられている。代替領域の大きさは、 特に限定しないが、FLASHが保証する信頼性が確保でき るように決めると良い。

【0160】FLASHからDRAMへのデータ転送を説明する。FALSHのA1領域のデータをDRAMのFLASHコピー領域A1領域に転送するため、コマンドレジスタにロード命令とFALSH領域内A1領域の転送開始アドレスSADと転送終了アドレスEADを書き込む。そうすると、制御回路(CTL_LOGIC)はFLASHのA1領域内の転送開始アドレスFSADと転送終了アドレスFEADによって示されたアドレス範囲のデータを読み出し、メモリマネージメントユニットMMUによって対応づけられたDRAMのFLASHコピー領域A1領域内のアドレスDSADとDEADのアドレス範囲に転送する。FLASHからデータを読み出す際、データの管理単位(ここでは8kbit)でFLASHのデータ領域A1にあるデータと冗長領域A2にあるECCパリティデータを読み出し、エラー訂正回路ECCによって、エラー有れば修正される。修正されたデータだけをDRAMへ転送する。

【0161】DRAMからFLASHへのデータ転送を説明す る。FALSHのA1領域へDRAMのFLASHコピー領域A1のデータ を転送するため、コマンドレジスタにストア命令とFALS¹ HのA1領域の転送開始アドレスSADと転送終了アドレスEA Dを書き込む。そうすると、制御回路 (CTL_LOGIC) は、 メモリマネージメントユニットMMUによって対応づけら れたDRAMのFLASHコピー領域A1領域内のアドレスDSADとD EADのアドレス範囲のデータを読み出し、FLASHのA1領域 内の転送開始アドレスFSADと転送終了アドレスFEADのア ドレス範囲データを書きこむ。FLASHへデータを書きこ む際、エラー訂正回路ECCはデータの管理単位(ここでは 8kbit)でECCパリティデータを生成する。フラッシュ制 御回路FGENによって、DRAMより読み出されたデータはFL ASHのデータ領域A1へ、生成されたECCパリティデータは 冗長領域A2へ書きこまれる。アドレス代替処理回路REP は、書き込みが成功したかどうかをチェックし、成功す れば処理を終了する。書き込みが失敗した時には、FLAS

Hの代替領域内のアドレスを選択し、DRAMより読み出されたデータは代替領域内の代替データE1へ、生成されたECCパリティデータは代替冗長領域E2へ書きこまれる。

【0162】次にDRAMのFLASHコピー領域A1のデータの 読み出しについて説明する。外部より、FLASHのA1領域 内アドレスFADOとリード命令を入力すると、MMUはアド レスFADOに対応したDRAMのFLASHコピー領域A1のアドレ スDADOにアドレス変換する。これによって、DRAMが選択 されDRAMにコピーされたFLASHのデータを読み出すこと ができる。つまり、FLASHのデータをDRAMと同じ速度で 読み出すことができる。

【0163】次にDRAMのワーク領域のデータの読み出し について説明する。外部より、ワーク領域内アドレスWA DOとリード命令を入力すると、MMUはアドレスWADOをア ドレス発生回路A_COUNTへ出力する。これによって、DRA Mのワーク領域内アドレスWADOのデータを読み出すこと ができる。

【0164】次にDRAMのFLASHコピー領域A1へのデータの書きこみについて説明する。外部より、FLASHのA1領域内アドレスFADOとライト命令、書きこみデータを入力すると、MMUはアドレスFADOに対応したDRAMのFLASHコピー領域内のアドレスDADOにアドレス変換する。これによって、DRAMが選択されFLASHコピー領域A1へデータが書き込まれる。FLASHのデータ領域A1に対応したDRAMのFLASHコピー領域A1の書きこむことで、FLASHのデータをSRAMと同じ速度で書きこむことができる。

【0165】次にDRAMのワーク領域のデータの読み出しについて説明する。外部より、ワーク領域内アドレスWAD0とリード命令を入力すると、MMUはアドレスWAD0をアクセスコントローラA_COUNTへ出力する。これによって、DRAMのワーク領域内アドレスWAD0のデータを読み出すことができる。

【0166】次にDRAMのワーク領域のデータの書き込みについて説明する。外部より、ワーク領域内アドレスWAD0とライト命令、入力データを入力すると、アドレス発生回路A_COUNTはアドレスWAD0をDRAMへ出力する。これによって、DRAMのワーク領域内アドレスWAD0のデータを書き込むことができる。

【0167】図24に示したメモリマップの例では複数のアドレス空間に分散してSRAM領域が設定されている。やはりSRAMのアドレス空間はDRAMのアドレス空間に重なっており、重なったアドレス空間へのアクセスはSRAMに対して行われる。複数のSHADOWが複数のFail bitの教済に使用されている。この例ではSRAM領域が2Kbyte単位で設定してあるが、これはFLASHメモリの書込み消去単位に合わせており、アドレス空間の管理単位をFLASHメモリとそろえておくことによって05やプログラムによるメモリ空間の扱いを簡単にするための工夫である。

【0168】また、メモリモジュールの電源を制御して SRAMのデータだけを保持して使用するような場合にはSR AMの領域をメモリ空間内に分散して配置することが出来る。

【 O 1 6 9 】 図25に示したメモリマップの例ではSRAMとDRAMは別のアドレス空間にマッピングされており、重複によって生じるSHADOWはない。したがって、アドレス空間はDRAMの256MbとSRAMの2Mbを足しあわせた258Mbになり、より広いアドレス空間を得る事が出来る。

【0170】図26に示したメモリマップでは図22のSRAM 領域を128分割して配置した例である。図25に示した例 と同様により広いアドレス空間を持つ事が出来る。また、図22に示した例と同様にメモリモジュールの電源を制御してSRAMのデータだけを保持して使用するような場合にはSRAMの領域をメモリ空間内に分散して配置することが出来る。

【0171】このようにMMUは指定したアドレス空間にSRAM領域やDRAM領域をわりあてることが出来る。その割り当て方法はMMUに設定したレジスタの値を変更する事によって容易に変更することが出来る。

【0172】また、特にデータ保持電流を少なくしたい場合には保持したいデータを格納するアドレス空間をSR AM領域に割り当て、DRAMへの電源供給を停止すればよい。この方法によってデータ保持電流の少ないメモリモジュールを実現することができる。

【0173】図27(A)は外部アクセスとリフレッシュアクセスとロード命令やストア命令時のDRAMへのアクセスの優先順位を示している。リフレッシュアクセスが第1優先、外部アクセスが第2優先、ロードあるいはストア命令におけるアクセスが第3優先となる。

【0174】図27(B) は外部から読み出しアクセス(RE AD)とリフレッシュアクセス (REF) がDRAMへ生じた際の動作を示している。

【 O 1 7 5 】図27 (C) はおよび書き込みアクセス (WRI TEとリフレッシュアクセス (REF) がDRAMへ生じた際の動作を示している。

【 O 1 7 6 】 リフレッシュアクセス (REF) が生じておらず、外部アクセス (READ、WRITE) が生じた場合は、外部アクセスは、そのままDRAMへ行われ、データの読み出しや、書き込みが行われる。

【 O 1 7 7 】 リフレッシュアクセス (REF) と外部アクセスが生じた場合、先ず、優先順位の高いリフレッシュアクセスによってリフレッシュ動作を行い、その次に、外部アクセスによる動作が実行される。リフレッシュ動作中は、WAIT信号はHighになり、DRAMへの動作がすでに行われていることを示す。

【0178】図28(A)はコマンドレジスタへ、ロード命令が書き込まれた際の、FLASHからDRAMへデータが転送される際の、DRAMへの動作を示す。FLASHからデータを読み出し、いったん、データバッファR/W BUFFERに保持しておく、その後、DRAMへアクセスしデータを書きこむ。DRAMへの書き込みアクセスが開始され、書き込み

が終了するまでの間は、WAIT信号をHighにし、DRAMへの アクセスがすでに行われていることを示す。

【0179】図28 (B) はコマンドレジスタへ、ストア命令が書き込まれた際の、DRAMからFLASHへデータが転送される際の、DRAMへの動作を示す。DRAMからデータを読み出し、いったん、データバッファに保持しておく、その後、FLASHへアクセスしデータを書きこむ。DRAMへの読み出しアクセスが開始され、書き込みが終了するまでの間は、WAIT信号をHighにし、DRAMへのアクセスがすでに行われていることを示す。

【0180】図29(A)はロード命令時のDRAMへ書き込みアクセス中に、外部より読み出しアクセスが生じた場合のDRAMの動作を示す。外部アクセスの種類は特に限定されないが、ここでは、読み出しアクセスを1例とした。外部アクセスが生じた場合は、ロード命令時のDRAMの書き込みアクセスをいったん停止し、外部アクセスを優先して処理する。外部アクセスの処理が終了したら、ロード命令時のDRAMの書き込みアクセスを再開する。

【0181】図29は(B)はストア命令時のDRAMへの読み出しアクセス中に、外部より書き込み読み出しアクセスが生じた場合のDRAMの動作を示す。外部アクセスの種類は特に限定されないが、ここでは、書き込みアクセスを1例とした。外部アクセスが生じた場合は、ストア命令時のDRAMの読み出しアクセスをいったん停止し、外部アクセスを優先して処理する。外部アクセスの処理が終了したら、ストア命令時のDRAMの読み出しアクセスを再開する。

【0182】図30は本発明であるメモリモジュールの動作波形の一例を示したものである。A0〜A20、S-/CE1、S-CE2、S-/LB、S-/UB、S-/OE、S-/WEはメモリモジュールへ入力される信号で、いわゆる非同期SRAMのインターフェイス信号である。データ入出力信号1/00〜I/015はデータの入力と出力を分けて夫々DIN、DOUTとして表した。MMU、ATD、CTDは夫々MMU回路、ATD回路、CTD回路の出力信号を表している。D1-CLKはDRAMへ供給されるクロック、D1-COMはDRAMへ供給されるコマンド信号の総称、D1-A0〜D1-A15はDRAMのアドレス線、D1-DQ0〜D1-DQ15はDRAMの1/0線である。

【0183】まず、最初に行われているリードアクセスについて説明する。アドレスAO〜A24が入力されるとMMU 回路は変換したアドレスを出力する。 ATD回路はアドレスAO〜A24とコマンド類(S-/CE1, S-CE2, S-/LB, S-/UB, S-/OE, S-/WE)の変化を検知し、アドレスとコマンドが確定するとパルスを出力する。このパルスをきっかけにDRAMIへバンクアクティブコマンドAとロウアドレスRa、つづいてがリードコマンドRとカラムアドレスCoが発行される。DRAM 1 から読み出されたデータはD-DQO〜D-DQ1 5に出力され、一旦R/W BUFFERを通してからI/OO〜I/O15へ出力される。次のサイクルではライトアクセスの実行例を示した。ライトアクセスの場合もリードアクセスと

同様にATD信号の立ち下がりをきっかけにバンクアクティブコマンドAとロウアドレスRaが発行される。その後、CTD回路がコマンド類(S-/CE1, S-CE2, S-/LB, S-/UB, S-/UE)の変化を検知して、ライト動作であることを認識し、パルスを出力する。このパルスをきっかけにライトコマンドWとカラムコマンドCoが発行されてライトが実行される。

【0184】図31は本発明であるメモリモジュールの動作波形の一例で、リフレッシュ動作が行われている時に、外部より読み出しアクセスが生じた際の動作波形を示している。

【0185】リフレッシュを行うため、DRAM1へバンク アクティブコマンドAとロウアドレスRaを発行し、その 後プリチャーじコマンドPとバンクアドレスBaを発行す る。このリフレッシュ動作の期間中は、リフレッシュカ ウンタはRCはリフレッシュ期間中であることを示す信号 RCを出力する。リフレッシュ期間中に生じた外部からの リードアクセスについて説明する。アドレスAO~A24が 入力されるとMMU回路は変換したアドレスを出力する。 ATD回路はアドレスAO~A24とコマンド類(S-/CE1, S-CE 2, S-/LB, S-/UB, S-/OE, S-/WE)の変化を検知し、アド レスとコマンドが確定するとパルスを出力する。このパ ルスによって、アドレスとコマンドをラッチする。リフ レッシュ期間が終了したことをきっかけにDRAM1へバン クアクティブコマンドAとロウアドレスRa、つづいてが リードコマンドRとカラムアドレスCoが発行される。DRA M1から読み出されたデータはD-DQO~D-DQ15に出力さ れ、一旦R/WBUFFERを通してから1/00~1/015へ出力され る。

【 O 1 8 6 】図32は本実施例におけるSRAMの構成例を示したものである。Xデコーダ X-DEC、メモリアレイMA(S RAM)、YゲートY-GATE、YデコーダY-DEC、入力データ制御回路D_CTL、制御回路CONTROL LOGICと各信号線の入出力バッファから構成されている。このSRAMは一般的ないわゆる非同期SRAMである。このSRAMによって本実施例であるメモリモジュールが構成出来る。

【0187】以上説明した実施例によれば、SRAMインターフェイス方式を踏襲しながら安価な汎用DRAMを用いた大容量メモリモジュールが実現出来る。本発明によるメモリモジュールでは、FLASHの一部のデータ、あるいは全データをコピーできる領域をDRAM内に確保し、あらかじめFLASHからDRAMへデータを転送しておくことで、SRAMと同程度の速度でFLASHのデータを読み出すことができる。FLASHへデータを書く際は、いったんデータをDRAMに書き込み、必要に応じてFLASHへ書き戻すことができるため、データの書き込み速度もSRAMと同等となる。FALSHからの読み出し時は、エラー検出と訂正を行い、書きこみ時は、書きこみが正しく行われなかった不良アドレスに対して代替処理を行うため、処理が高速にでき、信頼性を保つことができる。

【0188】メモリマネージメントユニットMUによってSRAMによるデータ保持領域、DRAMのFLASHコピー領域、ワーク領域を自在に設定出来るため、様々な機器に対応して幅広く用いることが可能である。

【0189】本発明による制御回路(CTL_LOGIC)ではDRA Mが使用されているがDRAMに必要なリフレッシュは制御回路(CTL_LOGIC)によって実行されるためSRAMと同様にリフレッシュを考慮せずに使用することが出来る。さらにDRAMのリフレッシュ間隔を狭めることによって高温時にもDRAMを動作させることが可能となり、使用温度範囲の広いメモリモジュールを実現できる。一方、低温時にはDRAMのリフレッシュ間隔を広げることによって、データ保持に必要な電力を削減し、データ保持電力の少ないメモリモジュールを実現することが出来る。パワーモジュールPMの働きによってはDRAMの一部、あるいは全部の電源供給を停止して記憶領域を限定してデータ保持に必要な電力を削減する事もできる。さらに、制御回路の電源供給も停止してよりデータ保持電力の少ないメモリモジュールを実現することも出来る。

【0190】<実施例3>図33は本発明におけるメモリ モジュールの第3の実施例を示したものである。図33(A) には上面図、図33(B)には断面図を示した。本メモリモ ジュールはボールグリッドアレイ(BGA)によって装置に 実装する基盤(例えばガラスエポキシ基板でできたプリ ント回路ボードPCB)上に実施例1で示したCHIP1(FLAS H)、CHIP2(CTL_LOGIC)、 CHIP3(DRAM)が搭載された り、あるいは 実施例2で示したCHIP1(FLASH)、CHIP2(S RAM+CTL_LOGIC)、CHIP3(DRAM)が搭載されたりする。と くに制限されないが、CHIP1にはいわゆるチップの一端 に信号および電源パッド列が1列に並ぶ汎用DRAMのベア チップが使用されており、CHIP3にはいわゆるチップの 中央に信号及び電源パッド列が1列に並ぶ汎用DRAMのベ アチップが使用されている。CHIP1と基盤上のボンディ ングパットはボンディングワイヤ(PATH2)で接続され、C HIP2と基盤上のボンディングパットはボンディングワイ ヤ(PATH3)で接続されている。CHIP3とCHIP2とボンディ ングワイヤ(PATH1)で接続される。CHIP1とCHIP2とボン ディングワイヤ(PATH4)で接続される。チップの搭載さ れた基盤上面は樹脂モールドが行われて各チップと接続 配線を保護する。なお、さらにその上から金属、セラミ ック、あるいは樹脂のカバー(COVER)を使用しても良 11.

【 O 1 9 1】本発明による実施例ではプリント回路ボードPCB上にベアチップを直接搭載する為、実装面積の小さなメモリモジュールを構成することが出来る。また、各チップを近接して配置することが出来るため、チップ間配線長を短くすることが出来る。チップ間の配線及び各チップと基盤間の配線をボンディングワイヤ方式で統一することによって少ない工程数でメモリモジュールを製造することが出来る。さらにチップ間をボンディング

ワイヤで直接配線することによって基盤上のボンディングパット数とボンディングワイヤの本数を削減して少ない工程数でメモリモジュールを製造することが出来る。大量に量産される汎用DRAMのベアチップを用いることができるため、メモリモジュールを安価に安定供給することが出来る。樹脂のカバーを使用した場合にはより強靭なメモリモジュールを構成することが出来る。セラミックや金属のカバーを使用した場合には強度のほか、放熱性やシールド効果に優れたメモリモジュールを構成することが出来る。

【 O 1 9 2 】図34は本発明におけるメモリモジュールの図34の変形例である。図34(A)には上面図34(B)には断面図を示した。この例では、CHIP3 (DRAM)、CHIP2(CTL_L OGIC あるいは SRAM+CTL_LOGIC)の実装および配線にボールグリッドアレイ (BGA)が用いられている。CHIP1と基盤上のボンディングパットはボンディングワイヤ(PAT H2)で接続されている。この実装方法によってCHIP2(CTL_LOGIC あるいは SRAM+CTL_LOGIC)とCHIP3 (DRAM)および、CHIP2(CTL_LOGIC)と基盤間とのボンディングが不要となりボンディング配線の本数を削減することができるため組み立て工数を削減できる上、より信頼性の高いメモリモジュールが実現できる。

【0193】<実施例4>図35は本発明のメモリモジュ ールにおける別の実施例を示す。本メモリモジュールは 4つのチップによって構成されている。以下に夫々のチ ップについて説明する。まず、CHIP1(FLASH) は不揮発 性メモリである。不揮発性メモリにはROM(リードオンリ ーメモリ)、EEPROM(エレクトリカリイレーサブルアンド プログラマブルROM)、フラッシュメモリ等を用いること が出来る。本実施例ではフラッシュメモリを例に説明す る。CHIP2(SRAM+CTL_LOGIC)にはスタティックランダム アクセスメモリ(SRAM)と制御回路(CTL_LOGIC)が集積さ れている。制御回路はCHIP2に集積されたSRAMとCHIP3お よびCHIP4の制御を行う。CHIP3(DRAM1)、CHIP4 (DRAM 2) はダイナミックランダムアクセスメモリ(DRAM)であ る。DRAMは内部構成やインターフェイスの違いからED O、SDRAM、DDR等様々な種類がある。本メモリモジュー ルにはいずれのDRAMでも用いることが出来るが、本実施 例ではSDRAMを例に説明する。

【0194】このメモリモジュールには外部からアドレス($A0\sim A24$)とコマンド信号(S-/CE1, S-CE2, S-/OE, S-/WE, S-/LB, S-/UB, LS-EN, F-EN)が入力される。電源はS-VCC, S-VSS, F-VCC, F-VSS, L-VCC, L-VSSを通して供給され、データの入出力には $S-I/OO\sim S-I/O15$ が用いられる。いわゆるSRAMインターフェースによって、このメモリモジュールは動作する。

【 O 1 9 5 】 CHIP2はCHIP1. CHIP3およびCHIP4の動作に 必要となる信号を供給する。CHIP2はCHIP1に対してシリ アルクロック(F-SC)、アドレスおよびFLASH用データ(I /00~1/07)、コマンド(F-CE, F-/0E, F-/WE, F-/RES, F -CDE, F-RDY/BUSY)、DRAM用データ(D1-DQ0~D1-DQ15, D 2-DQ0~D2-DQ15)を供給する。さらに、CHIP2はCHIP3及びCHIP4に対してロック(D1-CLK, D2-CLK)、アドレス(D1-A0~D1-A14, D2-A0~D2-A14)、コマンド(D1-CKE, D2-CKE, D1-/CS, D2-/CS, D1-/RAS, D2-/RAS, D1-/CAS, D2-/CAS, D1-/WE, D2-/WE, D1-DQMU/DQML, D2-DQMU/DQML)、DRAM用データ(D1-DQ0~D1-DQ15, D2-DQ0~D2-DQ15)、電源(D1-VCC, D2-VCC, D1-VSS, D2-VSS, D1-VCCQ, D2-VCCQ, D1-VSSQ, D2-VSSQ)を供給する。

【0196】ここで各コマンド信号について簡単に説明する。 CHIP2に入力されるS-/CE1, S-CE2はチップイネーブル信号、 S-/OEはアウトプットイネーブル信号、 S-/WEはライトイネーブル信号、 S-/LBはロアーバイト選択信号、S-/UBはアッパーバイト選択信号である。

【0197】CHIP1に入力されるF-/CEはチップイネーブル信号、F-/OEはアウトプットイネーブル信号、F-/WEはライトイネーブル信号、F-SCはシリアルクロック信号、F-/RESはリセット信号、F-CDEはコマンドデータイネーブル信号、F-RDY/BUSYはレディ/ビジィ信号、1/00~1/07はデータ入出力信号でフラッシュメモリの制御に用いられる。

【0198】CHIP2の制御回路 (CTL_LOGIC) は、外部から入力されたアドレスの値によって、CHIP2の制御回路 (CTL_LOGIC) に設けられたコマンドレジスタか、CHIP2内部のSRAMか、CHIP3およびCHIP4のDRAMか、CHIP1のFLA SHかを選択する。

【0199】制御回路(CTL_LOGIC)に設けられたコントロールレジスタにあらかじめ値を設定しておくことによって、それぞれを区別することができる。いずれへのアクセスもいわゆるSRAMインターフェイス方式によって行われる。

【0200】SRAM領域ペアクセスする場合は、SRAM領域内のアドレス信号やコマンド信号類を制御回路(CTL_LOG IC)に入力するとCHIP2内部のSRAMへのアクセスを行う。リードアクセスの場合にはSRAMからデータを読み出し、メモリモジュールのデータ入出力線(S-I/00~S-I/015)へ出力される。ライトアクセスの場合は書込みデータはメモリモジュールのデータ入出力線(S-I/00~S-I/015)から入力され、SRAMに書きこまれる。

【0201】制御回路(CTL_LOGIC)内のコマンドレジスタにアクセスしロード命令やストア命令コードを書きこむことで、FLASH領域のデータをDRAM内のFLASHデータコピー領域にコピー(ロード)したり、DRAM内のFLASHデータコピー領域のデータをFLASH領域に書き戻し(ストア)たりできる。

【0202】アドレス信号(A0~A24)からコマンドレジスタにアクセスするためのアドレスと、コマンド信号(S-/CE1,S-CE2,S-/OE, S-/WE,S-LB,S-/UB)からライト命令、入出力データ信号(I/O0~I/O15)から、ロード命令コード、続いてFLASH領域内のアドレスでロード開始

アドレス、ロード終了アドレスが入力されると、コマンドレジスタにはロード命令コードとロード開始アドレスとロード終了アドレスが書きこまれる。そうすると、FL ASH領域内のロード開始アドレスからロード終了アドレスの間のデータが読み出され、DRAM1およびDRAM2のFLAS Hデータコピー領域へ転送される。これによって、FLASHのデータはDRAMへ保持されることになる。

【0203】コマンドレジスタにストア命令コードとFLASH領域内のアドレスで、ストア開始アドレスとストア終了アドレスが書きこまれると、FLASH領域内のストア開始アドレスからストア終了アドレスの間アドレスへDRAM1あるいはDRAM2のFLASHデータコピー領域のデータが書き戻される。

【0204】FLASH領域のどのアドレス範囲がDRAM1およびDRAM2のFLASHデータコピー領域のどのアドレス範囲に対応するかは、制御回路(CTL_LOGIC)に設けられたコントロールレジスタに値を設定しておくことによって決めることができる。

【0205】FLASHは、書き換えを繰り返すことによって、信頼性が低下し、書き込み時に書いたデータが、読み出し時には異なるデータとなったり、書き換え時にデータが書き込まれなかったりすることが稀にある。

【0206】FLASHからデータを読み出す時、CHIP2(CTL_LOGIC)は、読み出しデータのエラーを検出、訂正し、DRAMIおよびDRAM2へ転送する。FLASHへのデータの書き込み時は、CHIP2(CTL_LOGIC)は正しく書き込まれたかをチェックし、正しく書き込まれなかった場合は、現在のアドレスとは異なるアドレスに書きこみを行う。いわゆる、代替え処理を行う。不良アドレスと、不良アドレスに対して、どのアドレスに代替え処理を行ったというアドレス管理も行う。

【 O 2 O 7 】 DRAMへのFLASHデータコピー領域へアクセスする場合は、アドレス信号(A0~A24)から、FLASH領域のアドレスと、コマンド信号(S-/CE1, S-CE2, S-/OE, S-/WE, S-/LB, S-/UB) を入力する。コマンド信号がリード命令の場合、CHIP2の制御回路は、DRAMへアクセスし、FLASH領域内のアドレスに対応したDRAMのFLASHデータコピー領域内アドレスからDRAM用データ1/0 (D1-DQ0~D1-DQ15又はD2-DQ0~D2-DQ15)を通して、データを読み出す。ライト命令の場合は書込みデータはメモリモジュールのデータ入出力線(S-I/OO~S-I/O15)から入力され、その後DRAM用データI/O (D1-DQ0~D1-DQ15およびD2-DQ0~D2-DQ15)を通してDRAMへ入力される。これによって、FLASH領域のデータの読み出しおよび書きこみ時間はSRAMと同等となる。

【0208】DRAMのワーク領域へアクセスする場合は、DRAM内ワーク領域へのアクセスに必要なアドレス信号やコマンド信号を入力する。制御回路(CTL_LOGIC)はDRAM内ワーク領域へのアドレスを生成し、DRAMへのアクセスを行う。リードアクセスの場合にはDRAMからの読み出し

データはDRAM用データI/0(D1-DQ0~D1-DQ15あるいはD2-DQ0~D2-DQ15)を通り、データ入出力線(S-I/00~S-I/015)へ出力される。ライトアクセスの場合は書込みデータはメモリモジュールのデータ入出力線(S-I/00~S-I/015)から入力され、その後DRAM用データI/0(D1-DQ0~D1-DQ15および D2-DQ0~D2-DQ15)を通してDRAMへ入力される。

【 O 2 O 9 】 DRAM1への電源はLD-VCC、LD-VSSから供給され、制御回路(CTL_LOGIC)を通してD1-VCC,D1-VSS,D1-VCCQおよびD1-VSSQへ接続される。DRAMへの電源供給はコマンド信号PSによって制御され、必要に応じて切断することが出来る。

【 O 2 1 O 】 DRAMの電源遮断時には、制御回路 (CTL_LO GIC) はDRAMからFLASHへ書き戻しが必要なデータのみを自動的に書き戻し、データの書き戻しが終了してからDR AMの電源を遮断する。

【O211】切断したDRAMの電源を再投入する場合にはDRAMおよびFLASHの初期化を行う必要がある。DRAMの初期化に必要な信号生成やタイミング制御は制御回路(CTL_LOGIC)が行う。

【0212】また、DRAMのリフレッシュを行う場合には制御回路(CTL_LOGIC)が定期的にバンクアクティブコマンドを投入して行うことが出来る。一般にDRAMのリフレッシュ特性は高温時に悪化するが、制御回路(CTL_LOGIC)に温度計を設けて高温時にバンクアクティブコマンドの投入間隔を狭めることによってDRAMをより広い温度範囲で使用することが出来る。

【0213】さらに、2つのDRAMによってワーク領域、およびFLASH領域を二重化させており、1つのデータは2つのDRAMに保持させた上で、リフレッシュを行うタイミングを調整することによってメモリモジュール外部からはリフレッシュ動作によってアクセスに制限が生じないようリフレッシュを隠蔽する。

【0214】以上説明した実施例によれば、SRAMインターフェイス方式を踏襲しながら安価な汎用SDRAMとFLASHを用いた大容量かつアクセス速度がSRAMと同等なメモリモジュールでは、FLASHの一部のデータ、あるいは全データをコピーできる領域をDRAM内に確保し、あらかじめFLASHからDRAMへデータを転送しておくことで、SRAMと同等な速度でFLASHのデータを読み出すことができる。FLASHへデータを書く際は、いったんデータをDRAMに書き込み、必要に応じてFLASHへ書き戻すことができるため、データの書き込み速度もSRAMと同等にできる。

【 O 2 1 5】大容量SDRAMを用いることで、SDRAMにFLAS Hのデータをコピーできる領域のほかに大容量のワーク 領域を確保できる。

【0216】FALSHからの読み出し時は、エラー検出と 訂正を行い、書きこみ時は、書きこみが正しく行われな かった不良アドレスに対して代替処理を行うため、処理 が高速にでき、信頼性を保つことができる。大容量SDRA Mを用いるため、SDRAMにFLASHのデータをコピーできる 領域のほかに大容量のワーク領域を確保できる。

【0217】本発明によるメモリモジュールではDRAMが使用されているがDRAMに必要なリフレッシュはモジュール内部で実行されるためSRAMと同様にリフレッシュを考慮せずに使用することが出来る。また、モジュール内部で実行されるリフレッシュの間隔を温度によって変えることによってDRAMの使用温度範囲を広げることが可能となり、使用温度範囲の広い大容量メモリモジュールが実現できる。

【0218】さらに、DRAMにおけるデータ保持の二重化 とリフレッシュを行うタイミングを調整することにより DRAMのリフレッシュをメモリモジュール外部から隠蔽す ることが出来るため、本メモリモジュールにアクセスす る場合にリフレッシュを考慮してタイミングを調整する 必要は無い。従って従来のSRAMだけを用いたメモリモジ ュールと同様に使用することが出来るため、従来システ ムを変更せずに大容量メモリモジュールを使用すること が出来る。本発明の別の目的はデータ保持電流の少ない メモリモジュールを実現することである。この目的のた めに、特に低温時にはモジュール内部で実行されるリフ レッシュ間隔を伸ばす事によって、データ保持電流を削 減することが出来る。さらにデータ保持電流を削減する ためにはDRAMへ供給する電源を切断し、SRAMに記憶され たデータだけを保持すればよい。保持すべきデータだけ をSRAMに記憶して、保持する必要の無いデータが記憶さ れたメモリへの電源供給を停止することによって最小限 のデータ保持電流で必要なデータだけを保持することが 可能である。

【 O 2 1 9 】図36はCHIP2(SRAM+CTL_LOGIC)の回路ブロック図を示したものである。CHIP2(SRAM+CTL_LOGIC)はSRAMと制御回路(CTL_LOGIC)から構成されており、集積されるSRAMは従来より一般的に使用されている非同期SRAMである。制御回路(CTL_LOGIC)はCHIP2のSRAM以外の部分で、図36では破線に囲まれた領域として示されており、AS、MMU、ATD、CTD、FIFO、R/W BUFFER、CACHE、A_CONT、INT TMP、RC、PM、CLK_GEN、COM_GENによって構成される。

【0220】以下で各回路ブロックの動作を説明する。初期化回路INTは、電源供給時にメモリマネージメントユニットMMU内のコントロールレジスタの初期化とDRAMの初期化を行う。コマンドレジスタREGは、外部から入力したロード命令、ストア命令、MMU変更命令などの命令を保持する。

【0221】メモリマネージメントユニットMUは内蔵するコントロールレジスタに設定された値に従って、外部より入力されたアドレスを変換し、コマンドレジスタREGやSRAM、DRAM内のワーク領域、DRAM内のFLASHデータコピー領域、FLASHを選択しアクセスを行う。コントロ

ールレジスタの値は、電源供給時に初期化回路INTにより初期設定される。コントロールレジスタの値はコマンドレジスタREGに、MMU変更命令が入力した時に変更される。

【0222】SRAMが選択された場合にはアクセススイッチ(AS)によってSRAMへアドレス信号とコマンド信号が送られ、SRAMへのアクセスが行われる。

【0223】アドレストランジションディテクタ回路(ATD)はアドレス信号とコマンド信号の変化を検出してパルスを出力する。また、コマンドトランジションディテクタ回路(CTD)はコマンド信号の変化を検出してパルスを出力する。これらの検出回路が信号の変化を検出することによってメモリへのアクセスが開始される。

【0224】R/W BUFFERはDRAMの読み出し、書込みの為にデータを一時的に保持する。ファーストインファーストアウトメモリ(FIFO)は先入れ先出しのバッファ回路でDRAMへの書込みデータとそのアドレスを一時的に保持する。CACHEはリフレッシュを行うDRAMの切り替えや一回のアクセスが長期間にわたって行われた場合にDRAMへの書き込みデータ及びDRAMからの読み出しデータを一時的に記憶する。さらに、CACHEは、ロード命令による、DRAMへの書きこみデータも一次的に記憶する。

【0225】データ更新管理回路CPBは、DRAMに割り当てているFLASHデータコピー領域内のアドレスで、データが更新されたアドレスにあるいはアドレス範囲、つまり、書き込みが行われたアドレスあるいはアドレス範囲の情報を保持する。

【0226】コマンドレジスタREGには、ロード命令、ストア命令、メモリマネージメントユニットMM変更命令、電源遮断命令などの命令コードや、ロード開始アドレス、ロード終了アドレス、ストア開始アドレスなどのアドレスが書き込まれ保持される

【0227】コマンドジェネレータCOM_GENはDRAMへの アクセスに必要なコマンドを生成する。アクセスコント ローラA_CONTはCHIP2の全体制御とDRAMへアクセスを行 うためのアドレスを生成する。

【0228】フラッシュ制御信号生成回路FGENはFLASH のデータの読み出し、書き込みの制御を行う。

【0229】エラー訂正回路ECCはFLASHから読み出したデータにエラーがあるかどうかをチェックし、エラーがあれば訂正を行う。代替処理回路REPは、FLASHへの書き込みが正しく行われたかをチェックし、正しく行われなかった場合は、FLASHにあらかじめ用意されている代替用の新たなアドレスに対して書き込みを行う。

【 O 2 3 O 】 温度計測モジュール(TMP) は温度を測定し、測定した温度に応じた信号をRCとA_CONTに出力する。RCはリフレッシュカウンタで、DRAMのリフレッシュ間隔にあわせてリフレッシュを行うアドレスを生成する。また、温度計測モジュール(TMP)の出力信号によっ

て温度に応じたリフレッシュ間隔の変更を行う。

【 O 2 3 1 】パワーモジュール(PM)はCHIP2の制御回路(CTL_LOGIC)と DRAMへの電源供給及び電源の制御を行う。クロックジェネレータ(CLK_GEN)はクロックを生成し、DRAMと制御回路(CTL_LOGIC)へ供給する。コマンドジェネレータ(COM_GEN)はDRAMへのアクセスに必要なコマンドを生成する。アクセスコントローラ(A_CONT)はCHIP2 (SRAM+CTL_LOGIC)全体動作の制御と、DRAMへアクセスを行うためのアドレスを発生する。

【0232】次に本メモリモジュールの動作を説明する.

【0233】CHIP2(SRAM+CTL_LOGIC)へメモリアクセスを行うには、従来より一般に使用されている非同期SRAM方式でインターフェイスする。

【 O 2 3 4 】アドレス信号(AO〜A24)あるいはコマンド信号(S-/LB, S-/UB, S-/WE, S-/CE1,S-CE2, S-/OE)が変化するとATDがこれを検知してコマンドレジスタREG、SR AM、DRAMへのアクセスが開始される。

【0235】外部から入力されたアドレス信号(A0~A24)の値はまずMMUによって変換される。変換のパターンはあらかじめMMU内部のレジスタに入力した値によって決められる。変換されたアドレスによってアクセス先がコマンドレジスタREGかSRAMかDRAMかが決定する。

【0236】SRAMへアクセスが行われる場合にはMMUは変換したアドレスをSRAMへ送ると同時に、アクセススイッチ(AS)にコマンド転送を指示する。アクセススイッチ(AS)はコマンドをSRAMへ転送し、SRAMへのアクセスが開始される。これ以降の動作はいわゆる非同期SRAMへのアクセスが行われる。

【0237】DRAMへリードアクセスを行う場合には、外 部から入力されてMMUによって変換されたアドレスとATD で検知されたコマンドがA_CONTに送られる。A_CONTは送 られたアドレスとコマンドからアクセスがDRAMに対して 実行される事を判断し、COM_GENにDRAMへのコマンド発 行を指示する。また、A_CONTはMMUから受け取ったアド レスをDRAMのロウアドレスとカラムアドレスに変換し て、2つのDRAMのうちアクセスを担当しているDR AMに出力する。COM_GENはCLK_GENが生成したクロック に同期してアドレスと同様にアクセスを担当しているDR AMにコマンドを発行する。コマンドとアドレスを受け取 ったDRAMはデータを出力し、出力されたデータはR/W BU FFERを介して1/00~1/015へ転送されてリードアクセス が終了する。DRAMへライトアクセスを行う場合は、外部 から入力されMMUによって変換されたアドレスとATDで検 知されたコマンド及びDTDで検知されたコマンドとデー タがA_CONTに送られる。A_CONTは送られたアドレスとコ マンドからアクセスがDRAMへ実行される事を判断し、CO M_GENにDRAMへのコマンド発行を指示する。また、A_CON TはMMUから受け取ったアドレスをDRAM用に変換して、2 つのDRAMのうちアクセスを担当しているDRAMへ出力

する。COM_GENはCLK_GENが生成したクロックに同期して アドレスと同様にアクセスを担当しているDRAMにコマン ドを発行する。書込まれるデータは1/00~1/015から入 力されR/W BUFFERに一旦保持された後、アクセスを担当 しているDRAMに送られて書込みが行われる。また、書込 まれるデータとそのアドレスは一旦FIFOにも保持され、 もう一方のDRAMにもリフレッシュが終了した後に書込ま れる。メモリモジュールを高温で使用する場合にはDRAM のリフレッシュ間隔を短くして頻繁にリフレッシュを行 えばよい。そこで本メモリモジュールでは温度計測モジ ュール(TMP)が温度を測定してリフレッシュカウンタと アクセスコントローラに通知する。高温になればリフレ ッシュカウンタはリフレッシュ間隔を短く変更してリフ レッシュ用アドレスを出力する。また、逆に低温時には DRAMのリフレッシュ間隔を長く変更すればデータ保 持電流を削減する事も出来る。この様な場合にも温度計 測モジュール(TMP)が温度を測定してリフレッシュカウ ンタとアクセスコントローラに通知する。低温になれば リフレッシュカウンタはリフレッシュ間隔を長く変更し てリフレッシュ用アドレスを出力する。

【0238】メモリモジュールが実装された機器は動作 状態に応じて消費電流を削減したい場合がある。そこ で、パワーモジュールによってメモリの動作状態を変え て消費電力を削減する方法について説明する電源制御の 説明。

【0239】まず、最も簡単なものはパワーモジュールがコマンド信号PSに従ってリフレッシュカウンタが行うリフレッシュを停止させるものである。これによって、DRAMに記憶されたデータは破壊されるが、リフレッシュに必要な電力を削減することが出来る。

【0240】さらに消費電力を削減したい場合にはメモリモジュール内部においてDRAMへ供給する電源を切断する。この場合にはパワーモジュールが機器が出力するコマンド信号PSにしたがってDRAMへ供給されるD1-VCC、D2-VCCへの電力供給を停止する。電源の切断は2個のDRAMに対して行っても良いし、片方のDRAMの電源を切断するにとどめても良い。

【0241】この上、一段と消費電力を削減したい場合はパワーモジュールがコマンド信号PSにしたがってCHIP 2(SRAM+CTL_LOGIC)のうちDRAMへのメモリアクセスに関与する部分への電源供給も停止すれば良い。この状態では例えばCHIP2(SRAM+CTL_LOGIC)のうちSRAMの他にはMMUとASだけに電源を接続して動作状態とし、SRAMへのアクセスだけを実行するモードとすることが可能である。

【0242】さらにコマンドPSによってSRAMのデータ保持だけを行う動作状態とすることも可能である。この場合にはSRAMへ接続される電源(S-VCC, S-VSS)以外を切断し、メモリへのアクセスは禁止される。この状態ではメモリモジュールはSRAMに記憶されたデータの保持を行う。

【0243】一旦DRAMへの電源供給を停止して動作を停止した後にDRAMを再び動作させるためには電源供給の再開の他、DRAMの初期化を行う必要がある。初期化方法は一般的なものだが本メモリモジュールではイニシャル回路(INT)が初期化の手順をアクセスコントローラ(A_CONT)に指示して初期化が実行される。

【0244】なお、DRAMのリフレッシュを停止した場合にもDRAMを再び動作させるためにはDRAMの初期化が必要であるが、やはりイニシャル回路(INT)が初期化の手順をアクセスコントローラ(A_CONT)に指示して初期化が実行される。

【0245】図37はMMUによって変換されるメモリマップの一例を示したものである。これらのメモリマップはいずれもMMU内部のレジスタに設定された値にしたがって選択することが出来る。本実施例では特に限定されないが、FLASHの記憶領域が256+8Mb、SRAMによるデータ保持領域が2Mb、DRAMの記憶領域が256Mbあるメモリモジュールを例に代表的なメモリマップを説明する。

【0246】図37では外部から入力されたアドレスAO~A24を元に、メモリマネージメントユニットMMUが、コマンドレジスタREG、SRAM、DRAM内Work領域、DRAM内FLASHコピー領域、FLASHにアドレス変換したメモリマップを示す。アドレスによってそれぞれが選択され、アクセスされる。

【0247】制御回路(CTL_LOGIC)内部に存在するコマンドレジスターREGには外部より、ロード命令、ストア命令、MMUレジスタ変更命令、電源遮断命令などの命令コードやロード命令やストア命令時の開始アドレスや終了アドレスが書きこまれる。

【0248】コマンドレジスタREGにロード命令が書き込まれると、制御回路はFLASHからDRAMへデータ転送をおこなう。つまりDRAMに対しては、書き込みを行う。ストア命令が書き込まれると、制御回路はDRAMからFLASHへデータ転送を行う。つまりDRAMに対しては読み出しを行う。

【0249】2個のDRAM(CH1P3とCH1P4)は同一のアドレス空間にマッピングされて同一のデータを保持している。それぞれのDRAMはアクセスを担当する期間(WORK期間)とリフレッシュを優先して実行する期間(REF.期間)を交互に繰り返す。外部からのメモリアクセスはWORK期間中のDRAMに対して実行される。

【0250】また、この例では2MbのSRAM領域はアドレス空間の下部に集中して設定されている。この領域はDRAMと重複してメモリ空間にマッピングされているが、DRAMへのアクセスは行われず、SRAMへのみアクセスが行われる。

【0251】メモリモジュールの電源を制御してSRAMのデータだけを保持して使用するような場合にはSRAMの領域を集中して管理することが出来る。

【0252】アクセスされないDRAMの領域(SHADOW)はDR

AMのメモリセルを救済する為に使用する事が出来る。本メモリモジュールには低温時にリフレッシュ間隔を延長して消費電力を下げる為の工夫がなされているが、その場合にはデータ保持が困難なメモリセル(Fail bit)も生じる。そこで、このSHADOWとなるDRAMを使用してFailbitの代替を行うことができる。図37ではWORK期間中のDRAMにFail bit Aが有り、REF.期間中のDRAMにFail bit Bがあるが、これらのアドレスは前もって登録されており、アクセスがFail bitに行われる場合にはその代わりにそれぞれのSHADOWが代わりにアクセスされる。SHADOWによる代替によってFail bitが救済され低温時にリフレッシュ間隔を延長することによって消費電力の少ないメモリモジュールが実現できる。

【0253】図38はDRAMのリフレッシュを隠蔽する為のアクセス制御方式の原理を示したものである。本発明におけるDRAMの動作はREF期間中のバンクへのアクセスに優先順位を付けて実行するという考え方で説明出来る。【0254】図35(A)はアクセスの優先順位を模式的に表したものである。この図では、DRAM1がWORK期間中で、DRAM2がREF.期間中であることが表されている。また、一時的にアクセスを肩代わりするCACHE、書き込みデータを一時的に保管するFIFO、RCから発生したリフレッシュ要求、ロードおよびストア命令時のDRAMアクセスが表されている。

【0255】WORK期間中のDRAM1では外部からのアクセスのだけが行われる。一方、REF期間中のDRAM2ではまずリフレッシュのが最優先で行われる。次に、FIFOに保持されたデータの書込みのが実行される。次に、CACHEが保持しているロード命令によるDRAMへの書きこみデータの書き戻しの、最後に、ロード命令やストア命令によるDRAMアクセスのが実行される。これらの動作はアクセス制御回路(A_CONT)によって優先順位が判定されて実行される。

【0256】また、外部アクセスのは一回のアクセスが80nsで実行されるが、リフレッシュのとFIFOからの書き戻しの、CACHEからのライトアクセスの、ロード、ストア命令時のアクセスのは70nsで実行される。本メモリモジュールではこの時間差を利用して外部からリフレッシュを隠蔽している。

【0257】図38(B)はリードアクセスが実行される様子を示したものである。DRAM1がWORK期間中にリードアクセスが連続して行われた場合を示した。DRAM1では外部アクセスのだけが80nsで実行され、データが読み出されてアクセスは完了する。一方、DRAM2ではリフレッシュのが70nsで実行されるだけである。

【0258】ライトアクセスが行われる場合を図38(C)に示した。外部からのライトアクセスのはまずWORK期間中であるDRAM1で実行される。同時に書き込みデータは、一旦FIFOに保持される。REF期間中のDRAM2では、まずリフレッシュのが最優先で行われる。次に、FIFOに

保持されていたデータの書き戻し切が実行される。

【0259】ここで、WORK期間中のDRAM1は一回の動作に80nsを要しているのに対してREF期間中のDRAM2では一回の動作が70nsで終了している。したがって、DRAM2がリフレッシュ動作を行っても、書き込み動作をDRAM1より高速に行うのでいずれFIFOにある全てのデータ書き込みを終了してDRAM1に追いつくことが出来る。

【0260】図39はロードおよびストア命令によりDRAMへの書き込みや読み出しアクセスの隠蔽動作を示している。

【0261】図39(A)はストア命令よるDRAMへのリードアクセスが実行されている時、外部よりリードアクセスとライトアクセスが発生した場合のDRAMへのアクセスの様子を示したものである。DRAM1がWORK期間中で、DRAM2がREFRESH期間中である場合の例を示した。DRAM1では外部からのリードアクセスのだけが80nsで実行される。一方、DRAM2ではストア命令よるDRAMへのリードアクセスのが70nsで実行されているだけである。

【0262】図39(B)には、ロード命令よるDRAMへのラ イトアクセスが実行されている時、外部よりライトアク セスが発生した場合のDRAMへのアクセスの様子を示した ものである。DRAM1では外部からのライトアクセスのが8 Onsで実行され、同時に書き込みデータは一旦FIFOに保 持される。REF期間中のDRAM2では、ロード命令よるDRA Mへのライトアクセスのが行われており、同時に、書き 込みデータはCACHEへ保持される。次に、FIFOに保持さ れているデータの書き込みのが実行される。また、CACH Eに保持されたデータは、DRAM1がREFRESH期間となった 時にDRAM1へ書き戻す。ここで、WORK期間中のDRAM1は 一回の動作に80nsを要しているのに対してREF期間中のD RAM2では一回の動作が70nsで終了している。したがっ て、DRAM2がロード命令による書き込み動作を行って も、書き込み動作をDRAM1より高速に行うのでいずれFIF Oにある全てのデータ書き込みを終了してDRAM1に追い つくことが出来る。

【0263】図39(C)には、DRAM1がREFRESH期間、DRAM2がWORK期間に交代した際のCACHEからのDRAMへのライトアクセスが実行されている時、外部よりライトアクセスが発生した場合のDRAMへのアクセスの様子を示したものである。DRAM2では外部からのライトアクセスのが80nsで実行され、同時に書き込みデータは一旦FIFOに保持される。REF期間中のDRAM1では、CACHEからのDRAMへのライトアクセスのが実行され、次に、FIFOに保持されているデータの書き込みのが実行される。ここで、WORK期間中のDRAM2は一回の動作に80nsを要しているのに対してREF期間中のDRAM1では一回の動作が70nsで終了している。したがって、DRAM1がCACHEからの書き込み動作を行っても、書き込み動作をDRAM2より高速に行うのでいずれFIFOにある全てのデータ書き込みを終了してDRAM2に追いつくことが出来る。このように、ロード命令やスト

ア命令によるDRAMへの内部アクセスを隠蔽し、外部から アクセスを実行できる。

【 O 2 6 4 】図40にはDRAMのリフレッシュやロード命令やストア命令によるDRAMへの内部アクセスを隠蔽するため、2個のDRAMを時分割で動作させる様子を示した。図4 0(A)は通常使用温度範囲である75℃以下でのDRAMの動作例である。2個のDRAM(DRAM1とDRAM2)がWORK期間とREF.期間を交互に繰り返している。WORKと表示されたWORK期間中のDRAMが外部アクセスに対して動作する。最初のDRAM1がWORK期間となり外部からのアクセスに対応している。一方でREF.期間中のDRAMはリフレッシュ動作を優先して行い、外部アクセスが書き込みの場合にはりフレッシュ終了後にデータの書き込みを行う。

【0265】DRAMのメモリセルは通常64ms以内にリフレッシュを行う必要があるが、図示した例ではこの時間内に8回WORK期間とREF.期間を切り替えており、DRAM1とDRAM2がそれぞれ交互にWORK期間とREF.期間を4回ずつ繰り返している。

【0266】ここで、一回のREF.期間である8msの間に行われるリフレッシュに必要な時間をT1、同じくその間に行われるライトアクセスの結果FIFOに溜まったデータをライトバックするのに必要な時間をT2、ロード命令時のライトアクセスが可能な時間T3としてREF.期間中にリフレッシュとロード時ライトアクセスとライトバックが行える事を説明する。

【 0 2 6 7 】 256Mbi tのSDRAMを例に取ると、そのメモリ 構成は8192ロウx512カラムx16ビットx4バンクとなって おり、64msの間に32768回(8192ロウx4バンク分)のリフ レッシュを行えば良い。したがって、図40(A)の例では1 個のDRAMに対して64msの間にREF.期間が4回有るので、 一回のREF.期間(8ms)の間に8192回のリフレッシュを行 う事になる。

【 0 2 6 8 】 一回のリフレッシュに必要な時間は70nsなのでT1=70ns x 8192回 = 0.574msとなる。一方で、8msの間に外部から行われるライトアクセスの最大値を求めると、毎回のアクセスがすべてライトだったとして10000回(8ms / 80ns)になる。これをREF.期間中のDRAMにライトバックする為に必要な時間T1は7ms(70ns x 100000回)である。ロード時ライトアクセスを40%回行うとすると、ロード時ライトアクセスに必要な時間T3=70ns x 4096回 = 0.287msとなる。

【0269】したがって、T1+T2+T3=7.861ms<8msとなり、REF.期間中にリフレッシュとロード命令によるライトアクセスとライトバックを十分実行できる事がわかる。また、リフレッシュはREF期間中のDRAM内の複数のバンクで同時に実行することも出来る。この場合にはT1期間に実行するリフレッシュの回数を減らす事が出来るので、T1期間を短縮する事が出来る。T1期間が短縮されればF1FOの記憶容量を減らすことが出来るほか、外部からアクセスされる間隔をより短くして高速なメモリ

が実現できる。

【0270】図40(B)はDRAMのリフレッシュ間隔を変更した場合について示した。一般にDRAMのリフレッシュ特性は高温時に悪化する。従って例えば75℃以上の高温時にはリフレッシュ間隔を短くすればデータを保持が可能となり、より広い温度範囲で動作させることが可能である。この例では高温時にリフレッシュ間隔を48msに短縮している。T1は変わらないが、T2は5.25ms、T3を0.144msとすると、T1 + T2+ T3 = 597ms < 6msとなり、REF.期間中にリフレッシュとロード時ライトアクセスとライトバックを十分実行できる事がわかる。

【0271】一方、低温時にはリフレッシュ間隔を短縮してデータ保持電流を削減する事が出来る。図示した例では低温時にリフレッシュ間隔を倍の128msに延長している。この場合はREF期間は16msとなる。T1は変わらないが、T2は14msとなり、T3を1.15msとすると、T1 + T2 +T3 = 15.8ms < 16msとなり、REF.期間中にリフレッシュとロード時ライトアクセスとライトバックを十分実行できる事がわかる。

【0272】本実施例ではDRAMの動作単位をチップ毎として説明したが、メモリモジュールの性能やメモリチップの構成に応じてたとえばバンクを動作単位としても良い。また、リフレッシュ間隔である64msを8つの期間に分割してWORK期間とREF期間にしたが、さらに細かく分割すればデータとアドレスを保持するFIFOの記憶容量を少なくすることが出来る。逆に大きく分割すればWORK期間とREF期間の切り換え回数を減らせるため、切り換えに伴う制御回路が簡略化出来る。

【0273】図41はCACHEの働きを説明する図面であ る。図41(A)ではWORK期間とREF.期間の切り替わり直 前に外部からライトアクセスが行われた場合について示 した。ここではDRAM 1 のWORK期間終了間際に外部アクセ スAが行われている。このような場合にはDRAM1のWORK期 間はライトアクセスの終了までdTだけ延長される。一方 で、DRAM2は予定どおりWORK期間となり、ライトデータ を書き込まずにライトアクセスの終了まで待機する。DR AM2に書き込まれなかったデータは一旦CACHEに保持され る。WORK期間中にCACHEに保持されているのと同一のア ドレスにアクセスが生じた場合はDRAM2ではなくCACHE に対して読み書きを行う。なお、アクセスが書き込みの 場合はREF.期間中のDRAM1には通常どおりFIFOを経由し て書き込みが行われる。CACHEに保持されたデータはDRA M2のWORK期間が終了した次のREF.期間に書き戻される。 この書き戻しが終了すればCACHEの内容はクリアされ る。アクセスがリードの場合はアクセスの終了までDRAM 1のWORK期間がdTだけ延長されるだけである。

【0274】図41(B)は一回のアクセスがWORK期間及びREF.期間よりも長く行われた場合や、延長期間dTではカバーし切れない場合について示した。DRAM1がWORK期間中に開始された外部アクセスBは延長時間dTを超過し

てそのまま次のREF.期間中も継続してアクセスが続いている。この場合にはアクセスをCACHEに引き継ぎ、DRAM 1 はREF.期間に入る。DRAM2は予定どおりWORK期間に入り待機状態となる。リードアクセスの場合はデータがDR AM1からCACHEに引き継がれる。ライトアクセスの場合は継続していたアクセスが終了したら、CACHEに書き込まれたデータをDRAM 1 とDRAM2に書き戻す。書き戻しはそれぞれのDRAMがREF.期間に入ったときに行う。両方の書き戻しが終了すればCACHEの内容はクリアされる。このようにCACHEを使用してWORK期間とREF.期間にまたがるアクセスや、一回または複数回のWORK期間を超えるアクセスを処理することができる。

【0275】図42は本発明であるメモリモジュールの動 作波形の一例を示したものである。AO~A2O, S-/CE1, S -CE2, S-/LB, S-/UB, S-/OE, S-/WEはメモリモジュール へ入力される信号で、いわゆる非同期SRAMのインターフ ェイス信号である。データ入出力信号1/00~1/015はデ ータの入力と出力を分けて夫々DIN、DOUTとして表し た。MMU, ATD, DTDは夫々MMU回路、ATD回路、CTD回路の 出力信号を表している。D1-CLKはDRAM1へ供給されるク ロック、D1-COMはDRAM1へ供給されるコマンド信号の総 称、 D1-A0~D1-A15はDRAMのDRAM1へ供給されるアドレ ス信号、D1-DQ0~D1-DQ15はDRAMのI/O線はDRAM1の入出 カデータ信号である。D2-CLKはDRAM2へ供給されるクロ ック、D2-COMはDRAM2へ供給されるコマンド信号の総 称、 D2-A0~D2-A15はDRAMのDRAM2へ供給されるアドレ ス信号、D2-DQ0~D2-DQ15はDRAMのI/O線はDRAM2の入出 カデータ信号である。

【0276】まず、最初に行われているリードアクセス について説明する。アドレスAO~A24が入力されるとMMU 回路は変換したアドレスを出力する。 ATD回路はアドレ スAO〜A24とコマンド類(S-/CE1, S-CE2, S-/LB, S-/UB, S-/OE, S-/WE)の変化を検知し、アドレスとコマンドが 確定するとパルスを出力する。このパルスをきっかけに WORK期間中のDRAM1へバンクアクティブコマンドAとロウ アドレスRa、続いてリードコマンドRとカラムアドレスC oが発行される。DRAM 1 から読み出されたデータはD-DQO ~D-DQ15に出力され、一旦R/W BUFFERを通してから1/00 ~I/015へ出力される。また、REF.期間中のDRAM2には バンクアクティブコマンドAとプリチャージコマンドPに よって、リフレッシュが行われる。次のサイクルではラ イトアクセスの実行例を示した。ライトアクセスの場合 もリードアクセスと同様にATD信号の立ち下がりをきっ かけにバンクアクティブコマンドAとロウアドレスRaがD RAM1およびDRAM2へ発行される。ライトアクセス時にリ フレッシュ動作が行われていないので、コマンドおよび アドレスはDRAM1およびDRAM2双方に発行される。その 後、CTD回路がコマンド類(S-/CE1, S-CE2, S-/LB, S-/U B, S-/OE, S-/WE)の変化を検知してライト動作であるこ と認識し、パルスを出力する。このパルスをきっかけに

ライトコマンドWとカラムコマンドCoがDRAM1およびDRAM 2双方へ発行されてライトが実行される。

【0277】以上説明した実施例によれば、SRAMインタ ーフェイス方式を踏襲しながら安価な汎用DRAMを用いた 大容量メモリモジュールが実現出来る。本発明による制 御回路(CTL_LOGIC)ではDRAMが使用されているがDRAMに 必要なリフレッシュは制御回路(CTL_LOGIC)によって実 行されるためSRAMと同様にリフレッシュを考慮せずに使 用することが出来る。さらに、DRAMにおけるデータ保持 の二重化とリフレッシュを行うタイミングおよびロード やストア命令によるDRAMへの内部アクセスを調整するこ とによりDRAMのリフレッシュや内部アクセスをメモリモ ジュール外部から隠蔽することが出来るため、本メモリ モジュールにアクセスする場合にリフレッシュやDRAMの 内部アクセスを考慮してタイミングを調整する必要は無 い。従って従来のSRAMだけを用いたメモリモジュールと 同様に使用することが出来るため、従来システムを変更 せずに大容量メモリモジュールを使用することが出来 る。また、DRAMのリフレッシュ間隔を狭めることによっ て高温時にもDRAMを動作させることが可能となり、使用 温度範囲の広いメモリモジュールを実現できる。一方、 低温時にはDRAMのリフレッシュ間隔を広げることによっ て、データ保持に必要な電力を削減し、データ保持電力 の少ないメモリモジュールを実現することが出来る。パ ワーモジュールPMの働きによってはDRAMの一部、あるい は全部の電源供給を停止して記憶領域を限定してデータ 保持に必要な電力を削減する事もできる。さらに、制御 回路の電源供給も停止してよりデータ保持電力の少ない メモリモジュールを実現することも出来る。また、この ような場合にはMMUによってデータ保持を行う記憶領域 が自在に設定出来るため、様々な機器に対応して幅広く 用いることが可能である。

【0278】<実施例5>図43は本発明におけるメモリモジュールの第四の実施例を示したものである。図43 (A)には上面図、図43(B)には断面図を示した。本メモリモジュールはボールグリッドアレイ(BGA)によって装置に実装する基盤(例えばガラスエボキシ基板でできたプリント回路ボードPCB)上にCHIP1(FLASH)、CHIP2(SRAM+CTL_LOGIC)、CHIP3(DRAM1)及びCHIP4(DRAM2)が搭載されている。とくに制限されないが、CHIP3及びCHIP4にはいわゆるチップの中央に信号及び電源パッド列が1列に並ぶ汎用DRAMのベアチップが使用されている。また、とくに制限されないが、CHIP1にはいわゆるチップの一端に信号及び電源パッド列が1列に並ぶFLASHの汎用ベアチップが使用されている。

【0279】CHIP1と基盤上のボンディングパットはボンディングワイヤ(PATH2)で接続され、CHIP2と基盤上のボンディングパットはボンディングワイヤ(PATH3)で接続されている。CHIP3及びCHIP4はCHIP2とボンディングワイヤ(PATH1)で接続される。CHIP1とCHIP2とボンディ

ングワイヤ(PATH4)で接続される。チップの搭載された 基盤上面は樹脂モールドが行われて各チップと接続配線 を保護する。なお、さらにその上から金属、セラミッ ク、あるいは樹脂のカバー(COVER)を使用しても良い。 【0280】本発明による実施例ではプリント回路ボー ドPCB上にベアチップを直接搭載する為、実装面積の小 さなメモリモジュールを構成することが出来る。また、 各チップを近接して配置することが出来るため、チップ 間配線長を短くすることが出来る。チップ間の配線及び 各チップと基盤間の配線をボンディングワイヤ方式で統 一することによって少ない工程数でメモリモジュールを 製造することが出来る。さらにチップ間をボンディング ワイヤで直接配線することによって基盤上のボンディン グパット数とボンディングワイヤの本数を削減して少な い工程数でメモリモジュールを製造することが出来る。 大量に量産される汎用DRAMのベアチップを用いることが できるため、メモリモジュールを安価に安定供給するこ とが出来る。樹脂のカバーを使用した場合にはより強靭 なメモリモジュールを構成することが出来る。セラミッ クや金属のカバーを使用した場合には強度のほか、放熱 性やシールド効果に優れたメモリモジュールを構成する ことが出来る。

【0281】図44は本発明におけるメモリモジュールの図43の変形例である。図44(A)には上面図、図44(B)には断面図を示した。この例ではCHIP2(SRAM+CTL_LOGIC)がCHIP3及びCHIP4上に搭載されている。CHIP2とCHIP3又はCHIP4への配線にはPATH5が用いられている。CHIP1と基盤上のボンディングパットはボンディングワイヤ(PATH2)で接続され、CHIP2と基盤上のボンディングパットはボンディングワイヤ(PATH3)で接続されている。CHIP1とCHIP2とボンディングワイヤ(PATH4)で接続される。

【0282】この実装方法によってプリント回路ボード PCBの面積を削減する事が出来る。また、積層したチップ間の配線PATH1によって、配線長を短くする事が出来 る為、配線の信頼性を向上できるほか、外部へのノイズ 輻射を低減することが出来る。

【0283】<実施例6>図45は本発明におけるメモリモジュールを利用した携帯電話機の実施例を示したものである。携帯電話は、アンテナANT、無線ブロックRF、ベースバンドブロックBB、音声コーデックブロックSP、スピーカーSK、マイクMK、プロセッサCPU、液晶表示部LCD、キーボードKEY、本発明のメモリモジュールMEMで構成される。

【0284】通話時の動作を説明する。アンテナANTを通って受信された音声は無線ブロックで増幅され、ベースバンドブロックBBへ入力される。ベースバンドブロックBBでは、音声のアナログ信号をデジタル信号に変換し、エラー訂正と復号処理おこない、音声コーデックブロックSPへ出力する。音声コーデックブロックがデジタル信号をアナログ信号に変換しスピーカーSKに出力する

と、スピーカーから相手の声が聞こえる。

【0285】携帯電話機から、インターネットのホーム ページにアクセスし、音楽データをダウンロードし、再 生して聞き、最後にダウンロードした音楽データを保存 するという一連の作業を行うときの動作を説明する。メ モリモジュールMEMには、基本プログラム、アプリケー ションプログラム(メール、Webブラウザ、音楽再生、 ゲームなど)が格納されている。キーボードより、Web ブラウザの起動を指示すると、メモリモジュールMEM内 のFLASHに格納されているWebブラウザのプログラムが、 同じメモリモジュール内のDRAMへと転送される。DRAMへ の転送が終了するとプロセッサCPUはDRAM内のWebブラウ ザのプログラムを実行し、液晶表示LCDにWebブラウザが 表示される。所望のホームページにアクセスし、気に入 った音楽データのダウンロードをキーボードより指示す ると、音楽データは、アンテナANTを通って受信され、 無線ブロックで増幅され、ベースバンドブロックBBへ入 力される。ベースバンドブロックBBでは、アナログ信号 である音楽データをデジタル信号に変換し、エラー訂正 と復号処理おこなう。最終的に、デジタル信号化された 音楽デーたはメモリモジュールMEMのDRAMへ一旦、格納 され、FLASHへと転送される。次にキーボードKEYより、 音楽再生プログラムの起動を指示するとメモリモジュー ルMEM内のFLASHに格納されている音楽再生プログラム が、同じメモリモジュール内のDRAMへと転送される。DR AMへの転送が終了するとプロセッサCPUはDRAM内の音声 再生プログラムを実行し、液晶表示LCDに音楽再生プロ グラムが表示される。キーボードより、DRAMへダウンロ ードした音楽データを聞くための指示を行うと、プロセ ッサCPUは音楽再生プログラムを実行し、DRAMへ保持し ている音楽データ処理し、最終的にスピーカーSKから音 楽が聞こてくる。このとき、本発明のメモリモジュール は大容量のDRAMを用いているため、Webブラウザと音楽 再生プログラムはDRAMに保持されており、どちらのプロ グラムもCPUによって同時に実行されている。さらに、 電子メールプログラムを起動し、電子メールプログラ ム、メールの送受信も同時にできる。Webのブラウザを 停止した場合でも、メモリモジュール内のDRAMには保持 しているため、再起動時はすぐに起動することができ る。キーボードより電源遮断の指示が入力されると、メ モリモジュールは、SRAMのみ動作させ、最低限のデータ 時保持を行い、消費電力を極端に小さくできる。 【0286】このように、本発明のメモリモジュールを

【0286】このように、本発明のメモリモジュールを 用いることにより、大量のメール、音楽再生、アプリケーションプログラムや音楽データ、静止画像データ、動 画データなどを格納でき、さらに複数のプログラムを同 時に実行できる。

[0287]

【発明の効果】以上説明したように本発明の好ましい実施例によって得られる効果は以下の通りである。FLASH

のデータをDRAMにコピーすることで、FLASHデータの読 み出しおよび書き込み速度をSDRAMやSRAMと同等にする ことができる。

【図面の簡単な説明】

【図1】本発明を適用したメモリモジュールの構成図で

【図2】図1のCHIP2の一例を示すブロック図である。

【図3】本発明を適用したメモリモジュールのアドレス マップの一例を示す説明図である。

【図4】本発明を適用したメモリモジュールのアドレス マップの一例を示す説明図である。

【図5】本発明を適用したメモリモジュールの電源投入 時の動作の一例を示す図である。

【図6】本発明のメモリモジュール内のFLASHからDRAM へのデータ転送動作の流れを示すフローチャートであ る.

【図7】本発明のメモリモジュール内のDRAMからFLASH へのデータ転送動作の流れを示すフローチャートであ

【図8】本発明のメモリモジュール内のDRAMへの読み出 し動作と書きこみ動作の流れを示すフローチャートであ

【図9】図2に示したデータ更新管理回路CPBの動作の 一例を示す図である。

【図10】本発明のメモリモジュールでの電源遮断時の 動作の流れを示すフローチャートである。

【図11】メモリモジュール外部からのロード命令によ るDRAMの動作の一例を示した図である。

【図12】メモリモジュール外部からのストア命令によ るDRAMの動作の一例を示した図である。

【図13】 本発明のメモリモジュール内のDRAMへの読み 出し動作と書きこみ動作の一例を示す図である。

【図14】ストア命令によるDRAMへの読み出し動作が行 われているときに、外部からDRAMへの読み出し動作が生 じた際のDRAMからの読み出し動作の一例を示す図であ

【図15】図1で示されるFLASHの一構成例を示すブロ ック図である。

【図16】図15で示されるFLAHからのデータ読み出しの タイミングチャートの一例である。

【図17】本発明を適用したメモリモジュールの一構成 例を示した図である。

【図18】図17で示されるFLASHの一構成例を示すブロ ック図である。

【図19】図18で示されるFLAHからのデータ読み出しの タイミングチャートの一例である。

【図20】DRAMの一構成例を示すブロック図である。

【図21】本発明を適用したメモリモジュールの構成図 である。

【図22】図22のCHIP2の一例を示すブロック図であ

る.

【図23】本発明を適用したメモリモジュールのアドレ スマップの一例を示す説明図である。

【図24】本発明を適用したメモリモジュールのアドレ スマップの一例を示す説明図である。

【図25】 本発明を適用したメモリモジュールの電源投 入時の動作の一例を示す図である。

【図26】本発明を適用したメモリモジュールの電源投 入時の動作の一例を示す図である。

【図27】本発明のメモリモジュールへのアクセスの優 先順位と動作の―例を示した図である。

【図28】メモリモジュール外部からのロード命令およ びストア命令によるDRAMの動作の一例を示した図であ

【図29】ロード命令およびストア命令によるDRAMへの アクセスが行われているときに、外部からDRAMへのアク セスが生じた際のDRAMの動作の一例を示す図である。

【図30】本発明を適用したメモリモジュールのタイミ ングチャートの一例である。

【図31】本発明を適用したメモリモジュールのタイミ ングチャートの一例である。

【図32】SRAMの一構成例を示すブロック図である。

【図33】本発明によるメモリモジュールの実装形態の 一例である。

【図34】本発明によるメモリモジュールの実装形態の 一例である。

【図35】本発明を適用したメモリモジュールの構成図 である。

【図36】図35のCHIP2の一例を示すブロック図であ

【図37】本発明を適用したメモリモジュールのアドレ スマップの一例を示す説明図である。

【図38】外部からのDRAMのアクセスとリフレッシュを 両立して行う様子を説明する図である。

【図39】外部からのDRAMのアクセスと内部のDRAMアク セスを両立して行う様子を説明する図である。

【図40】DRAMのリフレッシュ方式の一例を示す図であ る。

【図41】WORK期間、REF.期間の切り替え時にアクセス を引き継ぐ様子を説明する図である。

【図42】本発明を適用したメモリモジュールのタイミ ングチャートの一例である。

【図43】本発明によるメモリモジュールの実装形態の 一例である。

【図44】本発明によるメモリモジュールの実装形態の 一例である。

【図45】本発明によるメモリモジュールを利用した携 帯電話の構成例を示す図である。

【符号の説明】

CHIP1…不揮発性メモリ、 CHIP2…制御回路(CTL_LOGI

C)またはスタティックランダムアクセスメモリ(SRAM)と 制御回路(CTL_LOGIC)が集積された半導体チップ、 CHI P3…ダイナミックランダムアクセスメモリ(DRAM)あるい はダイナミックランダムアクセスメモリ(DRAM1)、CHIP4 …ダイナミックランダムアクセスメモリ(DRAM2)、 -VCC…CHIP2の電源、S-VSS…CHIP2のグラウンド、PS… パワー制御信号、L-VCC…CHIP2の電源、 L-VSS…CHIP2 グラウンド、CLK…CHIP2のクロック信号、CKE…CHIP2の クロックイネーブル信号、/CS···CHIP2のチップセレクト 信号、/RAS···CHIP2のロウアドレスストローブ信号、/CA S…CHIP2のカラムアドレスストローブ信号、/WE…CHIP2 のライトイネーブル信号、DQMU/DQML···CHI P2のインプッ ト/アウトプットマスク信号、WAIT…CHIPのウエィト信 号、AO~A15…CHIP2のアドレス信号、D1-CLK…CHIP3の クロック信号、D1-CKE…CHIP3のクロックイネーブル信 号、 D1-/CS···CHIP3のチップセレクト信号、 D1-/RAS …CHIP3のロウアドレスストローブ信号、 D1-/CAS…CH IP3のカラムアドレスストローブ信号、 D1-/WE···CHIP3 のライトイネーブル信号、 D1-A0~D1-A15…CHIP3のア ドレス信号、 D1-DQMU/DQML····CHIP3のインプット/アウ トプットマスク信号、 D1-DQ0~D2-DQ15…CHIP3のデー タ入出力、 D1-VCC···CHIP3の電源、 D1-VSS···CHIP3の グラウンド、 D1-VCCQ…CHIP3のI/O用電源、 D1-VSSQ …CHIP3のI/0用グラウンド、F-/CE…CHIP1のチップイネ ーブル信号、 F-/OE…CHIP1のアウトプットイネーブル 信号、 F-/WE・・・CHIP1のライトイネーブル信号、 F-SC …CHIP1のシリアルクロック信号、F-/RES…CHIP1のリセ ット信号、F-CDE…CHIP1のコマンドデータイネーブル信 号、F-RDY/BUSY…CHIP1のレディ/ビジィ信号、I/00~I/ 07…CHIP1の入出力信号、COM_GEN…コマンドジェネレー タ、INT…初期化回路、MMU…メモリマネージメントユニ ット、CPB···データ更新アドレス管理回路、REG···コマン ドレジスタ、A_CONTアクセスコントローラ、 PM··パワ ーマネージメントモジュール、 R/W BUFFER…リード/ ライトバッファ、CLKBUF…クロックバッファ、FGEN…フ ラッシュ制御信号生成回路、ECC…エラー訂正回路、REP …代替処理回路、FLASH Copy Area…フラッシュデー タコピー領域、Work Area…ワーク領域、MD-Area…メ インデータ領域、REP-Area…代替領域、Fail Area B··· 不良領域B、Fail Area C…不良領域C、A、As…アクティ ブ命令、R、Rs…リード命令、W…ライト命令、RR、RO、 R1、RD、RT、RU…ロウアドレス、RC、CO、C1、CD、CF、 CT、CU、CR…カラムアドレス、Ld…ロード命令コード、 Sa…開始アドレス、Ea…終了アドレス、P、Ps…プリチ ャージ命令、In···入力データ、O、Os···出力データ、 St…ストア命令コード、B、BOs…バンクアドレス、C-BU F…コントロール信号バッファ、CTL…コマンドコントロ ーラ、MUX…マルチプレクサ、DI-BUF…データインプッ トバッファ、インプットデータコントローラIDC…イン プットデータコントローラ、SA-BUF…セクタアドレスバ

ッファ、X-DEC···Xデコーダ、MA···メモリアレイ、Y-CT···
Yアドレスカウンタ、Y-DEC···Yデコーダ、YGATE/SENSE-A
MP···Yゲート&センスアンプ回路、DATA-REG···データレジスタ、DD-BUF····データアウトプットバッファ、Rcode
···リード命令コード、AD1、AD2、AD3···アドレス、F-/CE
···・チップイネーブル信号、F-CLE···コマンドラッチイネーブル信号、F-ALE···アドレスラッチイネーブル信号、F-/WE···ライトイネーブル信号,F-/RE···リードイネーブル信号、F-/WP···ライトプロテクト信号、F-R/B···レディ/ビジィ信号,I/00~I/07···入出力信号でアドレスの入力や、データの入出力に使用する。

L-CONT…動作ロジックコントローラ、CTL…制御回路、I /O-CONT…入出力コントロール回路、STREG…ステータス レジスタ、ADREG…アドレスレジスタ、COMREG…コマン ドレジスタ、R-B…レディ・ビジー回路、VL-GEN…高電 圧発生回路、ROW-BUF…ローアドレスバッファ、ROW-DEC …ローアドレスデコーダー、COL-BUF…カラムバッフ ァ、ダCOL-DEC…カラムデーコー、DATA-REG…データレ ジスタ、SENSE-AMP…センスアンプ、MA…メモリアレ イ、X-ADB…Xアドレスバッファ、REF. COUNTER…リフレ ッシュカウンタ, X-DEC···X デコーダ、MA···メモリアレ イ,Y-ADB…Yアドレスバッファ、Y-AD COUNTER…Yア ドレスカウンタ、Y-DEC···Yデコーダ、SENS AMP.& I/O B US…センスアンプ回路&Yゲート、INPUT BUFFER…入力 データバッファ回路、OUTPUT BUFFER…出力データバッ ファ回路、 CONTROL LOGIC& TG…制御回路&タイミング 発生回路、S-/CE1,、S-CE2…チップイネーブル信号、 S -/OE…アウトプットイネーブル信号、 S-/WE…ライトイ ネーブル信号、 S-/LB…ロアーバイト選択信号、S-/UB …アッパーバイト選択信号、AS…アクセススイッチ回 路、 SRAM…スタティックランダムアクセスメモリ、 ATD…アドレストランジションディテクタ、 CTD…コマ ンドトランジションディテクタ、TMP…温度測定モジュ ール、 RC…リフレッシュカウンタ、X-DEC…Xデコー ダ、MA(SRAM)…メモリアレイ、Y-GATE…Yゲート、Y-DE C···Y デコーダ、D_CTL···入力データ制御回路、CONTROL LOGI C…制御回路、PCB…プリント回路基板、 COVER… モジュールの封止カバー、 PATH1…CHIP1とCHIP3又はC HIP4を接続するボンディング配線、 PATH2…PCBとCHIP 1を接続するボンディング配線、 PATH3…PCBとCHIP2と を接続するボンディング配線、PATH4…CHIP1とCHIP2を 接続するボンディング配線、PATH5…CHIP3又はCHIP4とC HIP3及びCHIP4上に搭載されたCHIP2とを接続するボンデ ィング

FIFO…ファーストインファーストアウト(メモリ)、 CA CHE…kキャッシュメモリ、SHADOW…シャドウ領域、WORK …ワーク期間、 REF…リフレッシュ期間 ANT…アンテナ、RF…無線ブロック、BB…ベースバンド ブロック、SP…音声コーデックブロック、SK…スピーカー、MK…マイク、CPU…プロセッサ、LCD…液晶表示部、


(\$0))02-366429 (P2002-366429A)

KEY…キーボード、MEM…本発明のメモリモジュール

【図1】

【図2】

図i СН1Р3 (DRAM) DI-CLK DI-CKE DI-/CS DI-/RAS D1-VCC D1-VSS DI-VCCQ DI-/CAS DI-/WE DI-VSSQ D1-DQMU/DQML D1-DQ0 ~ D1-DQ15 S VCC C S VSS C PS O-L-VCC O-L-VSS O-F-VCC Q F-/CE F-/OE F-/WE CLK CHIP2 CER CKE /CS /RAS /CAS /WE DOMU/DOMI (CTL_I.OGIC) CHOP1 F-/RES (FLAS: I) F-CDE WAIT () A0 - A15 () 00 - DQ15 () RB () V00~V07 ;∵RDY /BUSY O F-VSS





【図3】


図3

【図4】

図4







【図10】

【図11】




图11

ռատաստատատու

: XTERNAL

Cux .

COM

A0~A15 ()BOCBCOCCCCCCCCCCCC DRAMI

【図13】

図13

(A). EXTERNAL CLK . സസസസസസസസ്സസ COM

OCOMOCOCION CONTROLO MODE CONT D1-A0 ~D1-A15 O@O@OOOOO

FXTERNAL

(B)

Гськ സസസസസസസസസസ COM 100~1015 CCX XCC@@@@@CCX \$G\$@GGX XCCCXX

DRAM

സസ്സസസസസസ ചാ-ദ്

【図12】

四12

EXTERNAL

ատոտոտոտոտու Fcix COM A0~A16 OCROGOC XODOCOCOCOCOCO 100~1015 COO®®®COOOCOOOCOO

DRAME

സംസസത്യസസസസസം പേംം DI-A0 -DI-A15 000000BCBCO()//BCCCCCC


【図14】

图14


| COC-1015| | COC-

【図16】


增16



【図19】




【図15】




【図17】

图17




(割4)102-366429 (P2002-366429A)


【図18】



【図21】




【図20】





【図23】


223





F-/CE













(38)102-366429 (P2002-366429A)

【図35】




【図36】





【図37】

四37



【図38】





DRAM!

DRAM2

外部アクセスA

CACHE

DRAM1

DRAM?

外部アクセスB

CACHE

WORK

RLF.

REF.

WORK

VALID

(B)

REF.

WORK

WRITE

đΤ

WORK

HEF.

w X

REF.

WORK

REF.

VALID

WRITE BACK

.


WRITE HACK

REF.

WORK


REF.


WORK




(約0)102-366429 (P2002-366429A)








【図44】





フロントページの続き

(51) Int. Cl. ⁷	識別記号	FΙ			(参考)
G11C 11/401		G11C	11/34	371Z	
11/406				362S	
11/407				363G	
16/02			17/00	601U	
16/04				622E	

Fターム(参考) 5B018 GA04 HA03 MA23 NA02 NA06

5B025 AD00 AE05

5B060 MM02 MM03

5B065 BA05 CE11 CH01

5M024 AA41 BB30 BB40 EE05 EE09

EE15 EE22 EE26 EE29 JJ02

KK22 PP01 PP03 PP07 PP10

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.